




Ю.А. БРАММЕР
И.Н. ПАШУК

ИМПУЛЬСНЫЕ И ЦИФРОВЫЕ УСТРОЙСТВА



Рецензент — В.В. Морозов, преподаватель Московского техникума автоматики и телемеханики

Браммер, Ю.А.

Б87 Импульсные и цифровые устройства: Учеб. для студентов электрорадиоприборостроительных сред. спец. учеб. заведений /Ю. А. Браммер, И.Н. Пацук — 7-е изд., перераб. и доп. — М.: Высш. шк., 2003. — 351 с.: ил.

ISBN 5-06-004354-1

В книге описываются импульсные и цифровые сигналы, современная элементная база импульсных и цифровых устройств, формирователи, усилители и генераторы импульсов, триггеры, цифровые функциональные узлы и устройства.

Седьмое издание (6-е — 2002 г.) дополнено новым материалом по цифровой технике, цифровым узлам и устройствам.

Для студентов электрорадиоприборостроительных средних специальных учебных заведений.

УДК 621.374
ББК 32.847

ISBN 5-06-004354-1 © ФГУП «Издательство «Высшая школа», 2003

Оригинал-макет данного издания является собственностью издательства «Высшая школа», и его репродуцирование (воспроизведение) любым способом без согласия издательства запрещается.

ПРЕДИСЛОВИЕ

В книге изложены основы современной импульсной и цифровой техники.

Книга состоит из введения и девяти глав. В гл. 1 рассматриваются параметры и спектры импульсов, структуры импульсных и цифровых сигналов, а также основные соотношения алгебры логики, приемы составления логических функций и их минимизация.

В гл. 2 описываются усилители импульсов на транзисторах и в интегральном исполнении; рассматриваются искажение ими формы импульсов и коррекция этих искажений, типовые каскады и специфика структуры интегральных усилителей. Завершается данная глава описанием различных типов ключей на биполярных и полевых транзисторах.

В гл. 3 рассматривается элементная база импульсных и цифровых устройств. Здесь описываются структура микросхем операционных усилителей и компараторов, основные схемы их включения и параметры, структура базовых логических элементов разных классов, их параметры и сравнительные характеристики.

В гл. 4 излагаются дифференциаторы, интеграторы и ограничители амплитуды, реализованные на пассивных элементах и на микросхемах операционных усилителей, а также формирователи импульсов на линиях и на логических элементах.

В гл. 5 рассматриваются генераторы прямоугольных импульсов: транзисторные и интегральные мультивибраторы в различных режимах, мультивибраторы на логических элементах и микросхемах операционных усилителей, блокинг-генераторы на транзисторах и специализированных микросхемах.

В гл. 6 описываются генераторы пилообразного напряжения и тока разных типов на транзисторах, микросхемах операционных усилителей и на специализированных микросхемах.

В гл. 7 рассматриваются транзисторные триггеры, а также различные типы триггеров на логических элементах и в микросхемном исполнении.

В гл. 8 описываются выполненные на микросхемах узлы цифровых и импульсных устройств: различного типа счетчики импульсов и регистры, дешифраторы и шифраторы, распределители и коммутаторы, цифровые компараторы, аналого-цифровые и цифроаналоговые преобразователи, полупроводниковые запоминающие устройства, сумматоры и таймеры.

В гл. 9 приводятся примеры цифровых и импульсных устройств. Здесь описываются преобразователи кодов, цифровая индикация, электронные часы, цифровой вольтметр, запоминающее устройство микропроцессорной системы, символьный дисплей, селекторы импульсов и некоторые другие устройства.

Учебник содержит примеры, способствующие углубленному изучению материала. Одни из них — числовая иллюстрация приведенных соотношений, другие имеют самостоятельное значение и, в частности, ставят цель продемонстрировать приемы решения некоторых практических задач.

Материал учебника соответствует программам ряда специальностей. Поэтому его содержание может несколько выходить за рамки каждой из них.

Авторы признательны рецензенту В. В. Морозову, преподавателю Московского техникума автоматики и телемеханики, за ценные замечания. Пожелания по книге просим направлять по адресу: 101430, Москва, ГСП-4, Наглинная ул., 29/14, издательство «Высшая школа».

Авторы

ВВЕДЕНИЕ

В импульсной технике используются кратковременные прерывистые электрические колебания. Она является составной частью радиоэлектроники и служит, в частности, базой радиолокации, радионавигации, телевидения, многоканальной связи. На основе импульсной техники созданы электронные цифровые вычислительные машины.

Рассмотрим кратко перечисленные области использования импульсной техники.

Импульсная радиолокационная станция излучает кратковременные электромагнитные колебания (радиоимпульсы), которые отражаются от цели и принимаются той же станцией. По времени распространения каждого радиоимпульса до цели и обратно (с учетом известной скорости распространения радиоволн) определяют дальность цели. Аналогично измеряется высота полета самолета, облачного покрова и т. д. Радиолокация широко используется в системах навигации кораблей и летательных аппаратов, в радиоастрономии, при освоении космического пространства.

При телевизионных передачах изображение на экране приемной трубки формируется, как известно, построчно (подобно тому, как глаз человека пробегает страницу книги). Чтобы на строках экрана телевизора изображение размещалось аналогично тому, как оно размещается по «строкам» передаваемого предмета (и на специальном электроде передающей трубки), в телевизионном сигнале присутствуют, в частности, синхронизирующие импульсы. Только благодаря этому совпадают положения строк изображения на приемной и передающей сторонах тракта.

Радиолокационная и телевизионная аппаратура содержит узлы, вырабатывающие импульсы различной формы.

Прерывистость импульсных колебаний дает возможность осуществить многоканальную связь. Используя один канал, импульсы, передающие одно сообщение, размещаются в паузах между импульсами, передающими другое сообщение.

Перечень областей науки, техники и производства, где эффективно используются импульсные методы, можно продолжить. К ним относятся управление на расстоянии (телеуправление), измерения электрических и неэлектрических величин, обладающая скрытностью и помехозащищенностью кодированная радиосвязь, промышленная автоматика и т. д.

В последние десятилетия импульсная техника обогатилась новой быстро развивающейся областью — цифровой техникой — основой электронных цифровых вычислительных машин, станков с числовым программным управлением, роботов и т. д. Она подняла на новую качественную ступень средства связи, радиолокацию, вызвала появление автоматизированных систем управления предприятиями и целыми отраслями народного хозяйства, комплексов для обработки различных видов информации. Этому в немалой степени способствовало создание новой элементной базы, что привело к резкому снижению габаритов и массы импульсных устройств.

Своему становлению и развитию импульсная техника обязана трудам специалистов многих стран мира, среди которых значительная роль принадлежит отечественным ученым.

Впервые импульсные методы были использованы изобретателем телеграфа — нашим соотечественником П. Л. Шиллингом. Импульсный искровой передатчик сконструировал в 1895 г. изобретатель радио А. С. Попов. В 1907 г. Л. И. Мандельштам (впоследствии известный советский академик) разработал принцип получения временного масштаба, что нашло применение в осциллографах при наблюдении кратковременных импульсных процессов. В этом же году профессор Б. Л. Розинг впервые использовал электронно-лучевую трубку для приема изображения, что обусловило развитие электронного телевидения. В 1918 г. научный руководитель Нижегородской радиолаборатории М. А. Бонч-Бруевич (впоследствии член-корреспондент Академии наук СССР, автор многочисленных изобретений и печатных работ) создал и проанализировал устройство, послужившее основой импульсных схем — триггеров и мультивибраторов. В 30-х годах М. А. Бонч-Бруевич, Д. Е. Маляров, К. И. Крылов, В. П. Илясов создали магнетрон — прибор для генерации электромагнитных колебаний сверхвысоких частот, сыгравший огромное значение в совершенствовании радиолокаторов.

К тем же годам относятся работы советских ученых С. И. Катаева, Г. В. Брауде, Г. В. Тимофеева, Д. А. Чернышева, П. В. Шмакова, заложившие основы современного телевидения.

В 1931 г. В. А. Котельников сформулировал и доказал теорему, ставшую фундаментальным положением импульсной электро- и радиосвязи.

В 1934 г. П. К. Ощепковым была начата разработка импульсной радиолокации, в 1937 г. Ю. Б. Кобзаревым и его сотрудниками создана локационная станция, в которой использовался импульсный режим работы.

Разработка теории импульсных колебаний и переходных процессов в радиотехнических цепях связана с именами советских ученых во главе с Л. И. Мандельштамом и Н. Д. Папалекси.

Труды А. А. Андронова, А. А. Витта, И. С. Гоноровского, С. И. Евтянова, Я. С. Ицхоки, Н. Н. Крылова, В. И. Сифорова, А. А. Харкевича и многих других советских ученых послужили теоретической базой для создания импульсных и цифровых устройств.

В ближайшие годы еще шире будут развиваться многопрограммное телевидение, радиовещание и телефонная связь через искусственные спутники Земли, радиолокационные системы, вычислительная техника, средства и системы сбора, передачи и обработки информации, робототехника, системы автоматического управления с использованием микропроцессоров, будут продолжаться работы по формированию единой автоматизированной системы связи страны.

Развитие этих областей связано с дальнейшим совершенствованием импульсной и цифровой техники и подготовкой квалифицированных кадров радиоспециалистов.

ГЛАВА 1

СИГНАЛЫ ИМПУЛЬСНЫХ И ЦИФРОВЫХ УСТРОЙСТВ

§ 1.1. ОБЩИЕ СВЕДЕНИЯ

Сигналом называют физический процесс, несущий информацию. Сигналы могут быть звуковыми, световыми, электрическими.

Информация сосредоточена в изменениях параметров физического процесса. Если параметры процесса не меняются, то он не является сигналом. Так, неизменные звук, световой поток, синусоидальное электрическое колебание никакого сообщения не содержат. Наоборот, в изменениях громкости и тона звука, яркости и цвета светового излучения, амплитуды, частоты и фазы электрического колебания запечатлена информация. Информативным является также появление или окончание, например, электрического колебания, т. е. его изменения.

Сигналы на выходе микрофона, передающей телекамеры, различного рода датчиков аналогичны по своему «рисунку» воздействиям на эти устройства — звуковому давлению, распределению освещенности, температуре и т. д. Поэтому подобные сигналы называют аналоговыми. Между минимальным и максимальным значениями аналоговый сигнал может иметь любое значение. Обычно аналоговые сигналы являются непрерывными. Устройства, в которых действуют такие сигналы, называют аналоговыми.

Расстояние, на которое передается электрический сигнал, может быть как весьма малым (в пределах устройства), так и чрезвычайно большим (например, при исследовании космического пространства).

Скорость распространения электрических сигналов близка скорости света, что и обусловило их широкое применение в различных областях техники.

По проводам электрические сигналы могут передаваться в том виде, в котором они снимаются с источника. При передаче сигнала через открытое пространство сигналом модулируют высокочастотное колебание, за счет чего обеспечиваются эффективные излучение и прием.

Информация, которую переносит сигнал, может являться сообщением о событии, о режиме технологического процесса, пред-




Рис. 1.1

ставлять команду на включение или выключение какой-либо аппаратуры и т. д. Выражается информация различным образом, в частности, речью, изображением, звуком, электрическим колебанием.

§ 1.2. СИГНАЛЫ ИМПУЛЬСНЫХ УСТРОЙСТВ

Под электрическим импульсом понимают отклонение напряжения или тока от некоторого постоянного уровня (в частности, от нулевого), наблюдаемое в течение времени, меньшего или сравнимого с длительностью переходных процессов в схеме.

Существует два вида импульсов: *видеоимпульсы** и *радиоимпульсы*.

Видеоимпульсы получают при коммутации цепи постоянного тока. Наиболее часто используют видеоимпульсы прямоугольной (рис. 1.1, а), трапецидальной (рис. 1.1, б), экспоненциальной (остроконечной) (рис. 1.1, в), пилообразной (рис. 1.1, г) и треугольной (рис. 1.1, д) форм. Различают видеоимпульсы положительной (рис. 1.1, а, б, г, д) и отрицательной (рис. 1.1, в) полярности, а также двусторонние — разнополярные — импульсы (рис. 1.1, е). Следует иметь в виду, что реальные импульсы не имеют формы, строго соответствующей названию.

Радиоимпульсы (рис. 1.2) представляют собой кратковременные посылки синусоидального напряжения или тока. Они снимаются с выхода высокочастотного генератора, который управляется (модулируется) видеоимпульсами. Поэтому форма огибающей радиоимпульсов соответствует форме модулирующих видеоимпульсов. Радиоимпульсы (рис. 1.2) — результат модуляции амплитуды высокочастотного колебания прямоугольными видеоимпульсами.

*Своё название видеоимпульсы получили из телевидения, где они широко используются.




Рис. 1.2




Рис. 1.3

Импульсное колебание, параметры которого изменяются в соответствии с передаваемой информацией, является сигналом. Такой сигнал относят к аналоговым, так как в диапазоне своих изменений он может принимать любое значение. Устройства, в которых действуют электрические импульсы, называют импульсными.

Параметры импульсов. Введем понятие об основных параметрах импульсов на примере реального прямоугольного импульса (рис. 1.3).

Длительность. За активную длительность импульса t_n принимают промежуток времени, измеренный на уровне, соответствующем половине амплитуды. Иногда длительность импульсов определяют на уровне $0,1U_m$ ($0,1I_m$) или по основанию импульса. В дальнейшем, если это не оговорено, длительность импульса будет определяться по основанию и обозначаться t_n (см. рис. 1.1, а).

Длительность импульса выражается в единицах времени: секундах (с), миллисекундах (мс), микросекундах (мкс) и наносекундах (нс)*.

Амплитуда. Наибольшее значение напряжения или тока импульса данной формы является его амплитудой. Амплитуда импульса U_m (I_m) выражается в вольтах (В), киловольтах (кВ), милливольтах (мВ), микровольтах (мкВ) или амперах (А), миллиамперах (mA), микроамперах (мкА).

Длительность и крутизна фронта импульса. Импульс имеет передний фронт и срез, последний также называют задним фронтом.

Длительность переднего фронта импульса определяется временем нарастания импульса, а длительность среза — временем спада импульса.

Наиболее часто пользуются понятием активной длительности фронта t_f , за которую принимают время нарастания импульса от $0,1U_m$ до $0,9U_m$; аналогично, длительность среза t_c — время спада импульса от $0,9U_m$ до $0,1U_m$ (рис. 1.3).

* $1\text{мс} = 10^{-3}\text{с}$.

Обычно длительность t_f и t_c составляют единицы процентов от длительности импульса. Чем меньше t_f и t_c по сравнению с t_n , тем больше форма импульса приближается к прямоугольной. Иногда вместо t_f и t_c фронты импульса характеризуют скоростью нарастания (спада). Эту величину называют крутизной S фронта (среза) и выражают в вольтах в секунду (В/с), киловольтах в секунду (кВ/с) и т. д. Для прямоугольного импульса приближенно $S = U_m/t_f$.

Участок импульса (рис. 1.3) между фронтами называют плоской вершиной. На рисунке показан спад плоской вершины (ΔU), а также отрицательный выброс.

Мощность в импульсе. Энергия W импульса, отнесенная к его длительности, определяет мощность в импульсе: $P_n = W/t_n$. Она выражается в ваттах (Вт), киловаттах (кВт).

Период повторения импульсов. Импульсы, повторяющиеся через разные промежутки времени, образуют периодическую последовательность. Промежуток времени между началом двух соседних однополярных импульсов (см. рис. 1.1) называют периодом повторения (следования) импульсов. Он выражается в единицах времени: с, мс, мкс.

Величину, обратную периоду повторения, называют частотой повторения (следования) импульсов f . Она определяет количество периодов в течение 1 с и выражается в герцах (Гц), килогерцах (кГц) и т. д.

Коэффициент заполнения. Часть периода T занимает паузу — отрезок времени между окончанием и началом двух соседних импульсов (см. рис. 1.1, а), т. е. $t_p = T - t_n$.

Отношение длительности импульса к периоду повторения называют коэффициентом заполнения: $\gamma = t_n/T$. Коэффициент заполнения — величина безразмерная, меньшая единицы.

Величину, обратную коэффициенту заполнения, называют скважностью импульсов: $q = 1/\gamma = T/t_n$.

Скважность тоже безразмерная величина, но большая единицы. Например, для последовательности импульсов на рис. 1.1, е $q=2$.

Среднее значение импульсного колебания. При определении среднего за период значения импульсного колебания U_{cp} (I_{cp}) импульс напряжения или тока распределяют равномерно на весь период так, чтобы площадь прямоугольника $I_{cp}T$ (рис. 1.4) была равна площади импульса S_n .

Так, для прямоугольного импульса $S_n = I_m t_n$ и $I_{cp} = I_m t_n / T = I_m \gamma = I_m/q$, т. е. среднее значение тока (напряжения) прямоугольного импульсного колебания в q раз меньше амплитудного.

Средняя мощность. Энергия W




Рис. 1.4

импульса, отнесенная к периоду T , определяет среднюю мощность импульса: $P_{\text{ср}} = W/T$.

Сравнивая выражения $P_{\text{и}}$ и $P_{\text{ср}}$, получим

$$P_{\text{и}}t_{\text{и}} = P_{\text{ср}}T, \quad P_{\text{и}} = P_{\text{ср}}T/t_{\text{и}} = P_{\text{ср}}q \text{ и } P_{\text{ср}} = P_{\text{и}}t_{\text{и}}/T = P_{\text{и}}/q,$$

т. е. средняя мощность и мощность в импульсе отличаются в q раз.

Отсюда следует, что мощность в импульсе, которую обеспечивает генератор, может в q раз превосходить среднюю мощность генератора.

Пример 1.1. Пусть генератор со средней мощностью $P_{\text{ср}} = 20$ Вт вырабатывает импульсы длительностью $t_{\text{и}} = 1$ мкс с частотой следования $f = 2$ кГц. Тогда $T = 1/f = 1/(2 \cdot 10^3) = 0,5 \cdot 10^{-3} = 500$ мкс; $q = T/t_{\text{и}} = 500 \cdot 10^{-6}/(1 \cdot 10^{-6}) = 500$; $P_{\text{и}} = P_{\text{ср}}q = 20 \cdot 500 = 10\,000$ Вт = 10 кВт.

Элементы цепи, по которым должна пройти эта импульсная последовательность, можно выбирать по средней мощности $P_{\text{ср}}$, которая много меньше мощности в импульсе $P_{\text{и}}$.

Спектр периодической импульсной последовательности. Известно, что периодическое несинусоидальное колебание можно представить бесконечным тригонометрическим рядом Фурье, который в общем случае содержит постоянную и гармонические составляющие.

Результат воздействия на схему каждой составляющей определяется сравнительно просто. Пользуясь принципом наложения, можно действие импульса на линейную цепь заменить суммарным действием всех его составляющих.

Часто используется следующая форма математической записи ряда Фурье:

$$\begin{aligned} f(t) = & A_0/2 + A_1 \cos \omega_1 t + A_2 \cos 2\omega_1 t + \dots + \\ & + A_n \cos n\omega_1 t + \dots + B_1 \sin \omega_1 t + \\ & + B_2 \sin 2\omega_1 t + \dots + B_n \sin n\omega_1 t + \dots, \end{aligned}$$

где $f(t)$ — функция, раскладываемая в ряд; $\omega_1 = 2\pi f_1$, а $f_1 = 1/T_1$ — частота следования импульсов.




Рис. 1.5

Коэффициенты ряда определяют следующими выражениями:

$$\frac{A_0}{2} = \frac{1}{T} \int_0^T f(t) dt; \quad (1.2)$$

$$A_n = \frac{2}{T} \int_0^T f(t) \cos n\omega_1 t dt; \quad (1.3)$$

$$B_n = \frac{2}{T} \int_0^T f(t) \sin n\omega_1 t dt, \quad (1.4)$$

где $n = 1, 2, \dots$

В некоторых случаях разложение в ряд Фурье упрощается.

Так, если кривая *симметрична относительно оси ординат*, т. е. если $f(t) = f(-t)$ (рис. 1.5, а), то в разложении будут отсутствовать синусоидальные составляющие. Для доказательства этого на рис. 1.5, б показано суммирование косинусоидальной и синусоидальной составляющих. Как видно, наличие второй из них нарушает указанную симметрию.

Если кривая *симметрична относительно начала координат* (примером является синусоида), т. е. если $f(t) = -f(-t)$ (рис. 1.6, а), то в разложении отсутствуют косинусоидальные гармоники и постоянная составляющая. Действительно, при наличии в разложении косинусоидальных составляющих кривая перестанет быть симметричной относительно начала координат (рис. 1.6, б). Аналогичным образом можно убедиться, что в разложении кривой (рис. 1.6, а) отсутствует постоянная составляющая.




Рис. 1.6




Рис. 1.7

Наконец, если кривая симметрична относительно оси абсцисс (рис. 1.7, а), т. е. если $f(t) = -f(t + T/2)$, то в разложении отсутствуют постоянная составляющая и гармоники четных номеров. О последнем свидетельствует результирующая кривая на рис. 1.7, б, являющаяся суммой первой и второй гармоник. Аналогичным образом можно убедиться в том, что в разложении отсутствует постоянная составляющая.

Совокупность гармоник, составляющих данное несинусоидальное колебание, представляет собой *спектр этого колебания*. Графическое изображение спектра колебания называют *спектральной диаграммой*.

На спектральной диаграмме каждая гармоника изображается вертикальной линией. Длина этой линии пропорциональна амплитуде гармоники, а ее положение на оси абсцисс определяется частотой гармоники. Спектральная диаграмма дает наглядное представление о зависимости амплитуд гармоник от их частот. Наряду с временной диаграммой, векторным и аналитическим выражениями функции спектральная диаграмма широко используется для характеристики различных колебательных процессов.

На рис. 1.8, а, б, в приведены соответственно временная, векторная и спектральная диаграммы функции $u = U_m \sin \omega t$.

Определим спектры и построим спектральные диаграммы для нескольких последовательностей видеопульсов.

Пример 1.2. На рис. 1.9, а приведена временная диаграмма импульсного напряжения прямоугольной формы с периодом повторения $T=1$ мс и длительностью импульса $t_n=20$ мкс. Указанная последовательность симметрична относительно оси ординат, поэтому в состав ее спектра (разложения) синусоидальные составляющие не входят, т. е. $u(t) = U_0 + U_{m1} \cos \omega_1 t + U_{m2} \cos 2\omega_1 t + \dots + U_{mn} \cos n\omega_1 t + \dots$.




Рис. 1.8

Рис. 1.9

Как следует из рис. 1.9, а, в интервале времени $-t_n/2 \leq t \leq t_n/2$ (в пределах одного периода T) функция $u(t) = U_m$, а в интервале времени от t_1 до t_2 (т. е. в паузе) напряжение $u(t) = 0$. Поэтому при вычислении амплитуд гармоник (коэффициентов ряда) будем интегрировать только в пределах от $-t_n/2$ до $t_n/2$, где значение функции $u(t) \neq 0$. Отметим также, что в силу симметрии заданной функции относительно оси ординат

$$\int_{-t_n/2}^{t_n/2} u(t) dt = 2 \int_0^{t_n/2} u(t) dt.$$

В данном случае на основании формулы (1.2) постоянная составляющая

$$U_0 = 2 \frac{1}{T} \int_{-t_n/2}^{t_n/2} U_m dt = U_m \frac{t_n}{T} = U_m \gamma,$$

где γ — коэффициент заполнения.

В соответствии с выражением (1.3), учитывая, что $\omega_1 = 2\pi/T$, получим амплитуду n -й гармоники:

$$U_{mn} = 2 \frac{2}{T} \int_0^{t_n/2} U_m \cos n\omega_1 t dt = \frac{4}{T} U_m \int_0^{t_n/2} \cos n \frac{2\pi}{T} t dt = \frac{4}{T} U_m \frac{\sin n 2\pi t_n / T}{2n\pi/T} \Big|_0^{t_n/2} = \frac{2U_m}{n\pi} \times \frac{n\pi t_n}{T} = \frac{2U_m}{n\pi} \sin n\pi\gamma. \quad (1.5)$$

С увеличением номера гармоники n знаменатель выведенного выражения возрастает по линейному закону, а числитель изменяется по закону синуса, который не может быть больше единицы. Поэтому с увеличением номера гармоник их амплитуды имеют тенденцию к уменьшению.

При $n\pi\gamma = k\pi$, где $k = 1, 2, \dots$, $\sin n\pi\gamma = 0$, т. е. амплитуды гармоник превращаются в нуль. Номера этих гармоник n_01, n_02, \dots , фактически выпавших из разложения, определяются из равенства $n\pi\gamma = k\pi$, откуда

$$n_01 = k/\gamma = kq. \quad (1.6)$$

Скважность рассматриваемой последовательности $q = T/t_n = 1 \cdot 10^{-3}/(20 \times 10^{-6}) = 50$, поэтому в соответствии с формулой (1.6) $n_01 = 50, n_02 = 100, n_03 = 150$ и т. д.

Частоты этих гармоник обратно пропорциональны длительности импульса:

$$f_{0k} = n_0k f_1 = kq \frac{1}{T} = \frac{k}{t_n},$$

где f_1 — частота основной гармоники.

В данном случае $f_{01} = 1/(20 \cdot 10^{-6}) = 50$ кГц, $f_{02} = 100$ кГц и т. д.

Легко убедиться, что при $n < n_01$ ($f < f_{01}$) значения $\sin n\pi\gamma$ положительны, а при $n_02 > n > n_01$ ($f_{02} > f > f_{01}$) значения $\sin n\pi\gamma$ отрицательны. Очевидно, такое изменение знака $\sin n\pi\gamma$ будет происходить всякий раз после того, как амплитуда гармоники обратится в нуль.

Подставляя в выражение (1.5) значения n , равные 1, 2, 3, ..., можно определить амплитуду любой гармоники:

$$U_{m1} = \frac{2U_m}{\pi} \sin \pi\gamma, \quad U_{m2} = \frac{U_m}{\pi} \sin 2\pi\gamma,$$

$$U_{m3} = \frac{2U_m}{3\pi} \sin 3\pi\gamma, \dots$$

Таким образом, разложение заданной функции имеет вид

$$\begin{aligned} u(t) = U_m \gamma + \frac{2U_m}{\pi} \sin \pi\gamma \cos \omega_1 t + \frac{U_m}{\pi} \sin 2\pi\gamma \cos 2\omega_1 t + \dots + \frac{2U_m}{49\pi} \sin 49\pi\gamma \cos 49\omega_1 t - \\ - \frac{2U_m}{51\pi} \sin 51\pi\gamma \cos 51\omega_1 t - \frac{2U_m}{52\pi} \sin 52\pi\gamma \cos 52\omega_1 t - \dots - \frac{2U_m}{99\pi} \sin 99\pi\gamma \cos 99\omega_1 t + \\ + \frac{2U_m}{101\pi} \sin 101\pi\gamma \cos 101\omega_1 t + \dots \end{aligned}$$

Спектральная диаграмма, соответствующая рассмотренной последовательности импульсов, показана на рис. 1.9, б.

Положительные знаки перед членами ряда указывают на то, что начальная фаза гармоники равна $+90^\circ$, отрицательные знаки указывают на то, что начальная фаза гармоники равна -90° (рис. 1.9, б). Таким образом, каждый раз при переходе амплитуды гармоники через нуль ($f_{01}, f_{02}, \dots, f_{0k}$) ее начальная фаза меняется на 180° .

Часто спектральную диаграмму чертят только над осью абсцисс (рис. 1.9, в), имея по-прежнему в виду, что начальные фазы гармоник, расположенных по разные стороны от частот f_{0k} , сдвинуты на 180° .

Пример 1.3. На рис. 1.10, а приведена временная диаграмма разнополярного импульсного напряжения прямоугольной формы с $q=2$.

Симметрия его относительно начала координат приводят к тому, что в разложении не будет косинусоидальных гармоник и постоянной составляющей, а симметрия относительно оси абсцисс обуславливает отсутствие гармоник четных номеров. Поэтому разложение будет содержать только синусоидальные составляющие нечетных номеров.

На основании формулы (1.4) амплитуды этих гармоник

$$U_{mn} = \frac{2}{T} \int_0^T u(t) \sin n\omega_1 t dt.$$

На рис. 1.10, а видно, что в пределах одного периода

$$\begin{aligned} u(t) = U_m \text{ при } 0 \leq t < T/2, \\ u(t) = -U_m \text{ при } T/2 \leq t \leq T. \end{aligned}$$

Поэтому

$$\begin{aligned} U_{mn} = \frac{2}{T} \left[\int_0^{T/2} U_m \sin n\omega_1 t dt - \int_{T/2}^T U_m \sin n\omega_1 t dt \right] = \frac{2}{T} \left[-\frac{U_m}{n\omega_1} \cos n\omega_1 t \Big|_0^{T/2} + \right. \\ \left. + \frac{U_m}{n\omega_1} \cos n\omega_1 t \Big|_{T/2}^T \right]. \end{aligned}$$

Заменив ω_1 на $2\pi/T$ и подставив пределы, получим

$$U_{mn} = \frac{2U_m}{n\pi} (1 - \cos n\pi).$$

Очевидно, что при $n=1, 3, 5, \dots$ $\cos n\pi = -1$, $U_{mn} = 4U_m/(n\pi)$, а при $n=2, 4, 6, \dots$ $\cos n\pi = 1$, $U_{mn} = 0$, т. е. гармоники четных номеров, как было сказано, отсутствуют.

Таким образом, в спектре рассматриваемой последовательности содержится бесконечное количество нечетных синусоидальных гармоник, амплитуды которых обратно пропорциональны номеру гармоники. С увеличением его они уменьшаются по гиперболическому закону, что и отражено на спектральной диаграмме (рис. 1.10, б).

Гармоники разных частот по-разному влияют на форму импульсов. Низкочастотные составляющие, имея пологие склоны и тупую вершину, в основном участвуют в образовании плоской вершины импульса. Склоны кривых высокочастотных гармоник имеют большую крутизну и преимущественно определяют фронты импульса. Поэтому если радиотехническое устройство плохо пропускает низкочастотные составляющие, то это выражается в искажении плоской вершины на выходе; искажение фронтов связано с ограниченным прохождением через устройство высокочастотных составляющих. Чтобы избежать больших искажений формы импульсов, устройства для их усиления, передачи или трансформации следует выполнять широкополосными. Несмотря на то что спектр импульса бесконечен, можно наметить верхнюю границу полосы пропускания устройства, т. е. ограничить спектр импульсов определенной частотой. Для прямоугольных видеоимпульсов 95% всей энергии сигнала сосредоточивается в диапазоне частот до $f=2/t_n$. Если верхняя частота полосы пропускания устройства соответствует этому значению, то искажение фронтов передаваемого импульса будет в большинстве случаев допустимым. Такую ширину спектра называют активной.

Спектры, показанные на рис. 1.9 и 1.10, состоят из отдельных гармоник и являются дискретными (линейчатыми).

Располагая полученными сведениями, выясним, от чего зависит плотность спектра.

Ширина частотного интервала Δf (см. рис. 1.9, б), ограниченного гармониками, которые обращаются в нуль, равна $f_{0(k+1)} - f_{0k}$, а число гармоник в пределах его

$$m = (f_{0(k+1)} - f_{0k})/f_1 = f_{01}/f_1,$$

где f_1 — частота первой гармоники.

Если длительность импульса t_n оставить неизменной, а период




Рис. 1.10

повторения T увеличить, то ширина указанного интервала сохранится ($f_0 = 1/t_n$), а интервал между двумя соседними гармониками, равный частоте первой гармоники, уменьшится ($f_1 = 1/T$). В результате количество гармоник в пределах одного частотного интервала увеличится — спектр станет более плотным (рис. 1.11).

При дальнейшем увеличении периода повторения импульсов и сохранении их длительности спектр становится еще плотнее (рис. 1.11). Если, увеличивая период, перейти к предельному случаю $T \rightarrow \infty$ ($f \rightarrow 0$), т. е. от последовательности перейти к одиночному импульсу, то его спектр будет содержать составляющие всех частот, т. е. станет сплошным. В этом случае, как следует из выражений (1.3), (1.4), при $T \rightarrow \infty$ амплитуды гармоник будут бесконечно малыми.

Наоборот, если, уменьшая период, перейти к предельному случаю $T \rightarrow 0$ ($f \rightarrow \infty$), то все импульсы на временной диаграмме сольются и изобразятся прямой, параллельной оси абсцисс, т. е. в их спектре останется лишь постоянная составляющая.

Отмеченные свойства спектра импульсов имеют большое практическое значение. В частности, благодаря дискретности спектра и периодичности следования его составляющих можно один и тот же канал связи использовать для одновременной передачи нескольких сообщений, т. е. уплотнить его. Например, система совмещения цветного телевидения с черно-белым предполагает одинаковую ширину спектра телевизионного сигнала для цветной и черно-белой передачи. При этом дополнительные (по сравнению с черно-белой передачей) сведения о цвете путем специальных преобразований размещаются в пределах ширины спектра черно-белого сигнала между его составляющими.

Остановимся теперь на спектре радиоимпульсов, к которому проще перейти рассматривая модуляцию высокочастотного колебания напряжением одной частоты. Если колебания высокой частоты f_0 модулируются по амплитуде синусоидальным напря-




Рис. 1.11




Рис. 1.12

жением низкой частоты f_1 , то спектр модулированного колебания содержит, как известно, гармонику несущей частоты f_0 и две боковые гармоники $f_0 + f_1$ и $f_0 - f_1$ (рис. 1.12).

Если высокочастотные колебания модулируются видеоимпульсами, то от каждой составляющей их спектра получается пара боковых частот. Поэтому спектр радиоимпульса содержит две боковые полосы частот (рис. 1.13) по обе стороны от f_0 .

Нетрудно заметить, что полоса пропускания устройства, по которому проходят радиоимпульсы, должна быть вдвое больше, чем при видеоимпульсах, представляющих собой огибающие этих радиоимпульсов.

Следует подчеркнуть, что по сравнению с видеоимпульсом спектр радиоимпульса имеет не только большую ширину, но и смещен на f_0 в область высоких частот.

Структура импульсных сигналов. Для сокращения написания сигналы импульсных устройств будем называть импульсными. Случай, когда это может привести к смещению понятий, будут отмечены особо.

Ранее подчеркивалось, что информация запечатлевается в изменениях электрического колебания. Импульсная последовательность становится сигналом, когда в соответствии с передаваемой информацией изменяются ее параметры: амплитуда импульсов, их длительность или фаза. В частном случае информация может выражаться *появлением импульса, изменением его длительности или временного положения относительно опорного импульса*.

Различают амплитудно-импульсную (АИМ), широтно-импульсную (ШИМ) и фазоимпульсную (ФИМ) модуляции. При каждом виде модуляции один из параметров импульсной последовательности принимает значение, пропорциональное величине непрерывного модулирующего сигнала в момент присутствия импульса.

Рис. 1.14 иллюстрирует амплитудную модуляцию импульсной последовательности непрерывным сигналом (на рисунке его форма показана пунктиром).

Импульсный сигнал (рис. 1.14) называют дискретным, так как он составляется элементами — импульсами, действующими в отдельные (дискретные) моменты времени. Эти импульсы




Рис. 1.13




Рис. 1.14

являются выборками (отсчетами) непрерывного сигнала. Процесс взятия отсчетов называется дискретизацией непрерывного сигнала, а их период — периодом дискретизации.

Вместо передачи непрерывного сигнала можно передавать соответствующий ему дискретный сигнал. В основе этого утверждения лежит теорема отсчетов, сформулированная и доказанная советским академиком В. А. Котельниковым и ставшая фундаментальным положением теории связи. Суть ее состоит в том, что сигнал, спектр которого не имеет частот выше f_m , однозначно определяется своими мгновенными значениями (выборками, отсчетами), разделенными одинаковыми интервалами, не превышающими $1/(2f_m)$. Это означает, что на каждый период наивысшей частотной составляющей сигнала должно быть по меньшей мере два отсчета. Иными словами, частота отсчетов должна по меньшей мере вдвое превышать высшую частоту спектра f_m .

Так как амплитуды гармоник сложного колебания уменьшаются с увеличением их частоты, то с некоторой погрешностью всякий спектр можно считать ограниченным, а не бесконечным.

Передачу непрерывного сигнала его выборками можно вести потому, что на приемной стороне канала связи по этим выборкам непрерывный сигнал однозначно восстанавливается фильтром низких частот, подавляющим все составляющие с частотами выше f_m .

Импульсные сигналы в радиотехнических устройствах. Импульсные сигналы широко используются для передачи информации. Они переносят команды от одного узла устройства к другому, излучаются и принимаются радиолокационными станциями, обеспечивают дистанционное радиоуправление, несут информацию в составе телевизионного сигнала, передают непрерывную информацию в системах импульсной связи и т. д.

Заметим, что при импульсной связи имеется возможность «уплотнить» канал, т. е. одновременно передавать по одному каналу несколько сообщений.

Уплотнение канала состоит в следующем. Так как длительность выборки сигнала (рис. 1.14) составляет незначительную часть периода дискретизации T_d , то между выборками одного сигнала можно «разместить» выборки других сигналов — по одному каналу связи может одновременно передаваться несколько сигналов. Такой способ одновременной передачи сигналов называется временным уплотнением канала.

При временном уплотнении канала на его передающей и приемной сторонах устанавливаются коммутаторы. Коммутатор на передающей стороне периодически на небольшое время подключает к каналу связи источники непрерывных сигналов, в результате чего в канал поступают выборки то одного, то другого сигнала. На приемной стороне канала устанавливаются фильтры

нижних частот, на выходе которых выделяются непрерывные сигналы, восстановленные из поступающих выборок. К этим фильтрам канал связи периодически подключается коммутатором, работающим точно в таком же режиме, что и коммутатор на передающей стороне. В результате к каждому фильтру поступают выборки только одного передаваемого сигнала.

AIM-сигналы (выборки непрерывного сигнала) могут передаваться непосредственно по проводам. Для передачи таких сигналов через открытое пространство ими модулируется высокочастотное колебание. Полученные радиоимпульсы передаются на приемную сторону канала связи, где в результате детектирования преобразуются в видеоимпульсы — выборки передаваемого непрерывного сигнала. Фильтром низких частот из этих выборок формируется непрерывный сигнал.

§ 1.3. СИГНАЛЫ ЦИФРОВЫХ УСТРОЙСТВ

Двоичная система счисления. Последующее изложение требует некоторых сведений о двоичной системе счисления, излагаемых далее.

Напомним, что в десятичной системе счисления (в десятичном коде) основанием системы является число 10, используемых цифр — десять: 0, 1, 2, ..., 9, а цены («весы») единиц в соседних разрядах отличаются в 10 раз. В этой системе любое число представляется последовательностью коэффициентов в разложении этого числа по степеням числа 10. Так, например, число 38_{10} (индекс 10 указывает на запись числа в десятичной системе счисления) выражается суммой: $38_{10} = 3 \cdot 10^1 + 8 \cdot 10^0$, где основание системы 10 возводится в нулевую степень (в первом, младшем, разряде), в первую степень (во втором разряде), а коэффициентами ряда являются цифры 3 и 8, последовательное написание которых представляет рассматриваемое число.

В двоичной системе счисления основанием системы является число 2, используемых цифр — две: 0 и 1, а весы единиц в соседних разрядах отличаются вдвое. Число в двоичной системе счисления представляется последовательностью коэффициентов в разложении этого числа по степеням числа 2. Так, число 38_{10} выражается следующим рядом по степеням 2: $38_{10} = 1 \cdot 2^5 + 0 \cdot 2^4 + 0 \cdot 2^3 + 1 \cdot 2^2 + 1 \cdot 2^1 + 0 \cdot 2^0 = 100\ 110_2$, где индекс 2 указывает, что данная совокупность знаков выражает число в двоичной системе счисления (является двоичным кодом числа).

Как следует из последнего примера, двоичный код формируется так же, как десятичный; его знаки — коэффициенты в разложении числа по степеням основания (в данном случае по степеням 2).

Заметим, что рассмотренный двоичный код (у которого веса

единиц в соседних разрядах отличаются вдвое) называется натуральным двоичным кодом. В таком коде было записано приведенное ранее число.

Преимуществом двоичной системы счисления является то, что она использует только две цифры. Поэтому в аппаратуре для выполнения операций над числами в двоичной системе счисления (над двоичными числами) достаточно пользоваться двумя значениями, к примеру, напряжения. Наряду с этим в двоичной системе счисления число имеет большее количество разрядов, чем в десятичной, что является недостатком двоичной системы.

Цифровые сигналы. Цифровым сигналом представляются двоичные числа, поэтому он состоит из элементов только двух различных значений. Одним из них представляется 1, а другим — 0. По устоявшейся терминологии эти элементы сигнала называют соответственно единицей и нулем.

Цифровой сигнал может быть потенциальным или импульсным.

Элементами потенциального цифрового сигнала являются потенциалы двух уровней. Каждый уровень остается неизменным в течение так называемого тактового интервала; на его границе уровень потенциала изменяется, если следующая цифра двоичного числа отличается от предыдущей. На рис. 1.15, а изображен потенциальный цифровой сигнал, представляющий написанное сверху число; высоким потенциалом отображается 1, а низким — 0.

Элементами импульсного цифрового сигнала являются импульсы неизменной амплитуды и их отсутствие. На рис. 1.15, б положительный импульс представляет 1, а отсутствие импульса представляет 0 написанного сверху двоичного числа.

Обоими цифровыми сигналами (рис. 1.15) двоичное число 10011010 выражено в последовательной форме (последовательным кодом): разряды числа представляются последовательно,

друг за другом. При этом потенциалы (импульсы), соответствующие разрядам числа, передаются по одной линии и обрабатываются устройством последовательно.

При представлении двоичного числа в параллельной форме (параллельным кодом) его разряды представляются одновременно. При этом количество линий передачи, а также однотипных элементов устройства, обра-




Рис. 1.15

батывающих цифровой сигнал, должно быть равно количеству разрядов числа, т. е. существенно увеличивается. Такой цифровой сигнал значительно быстрее обрабатывается устройством. На рис. 1.16 изображен потенциальный цифровой сигнал, выражающий двоичное число 10011010 в параллельной форме.

Заметим, что кроме использованного соответствия (в цифровом сигнале элементом с большим значением представляется единица числа, а элементом с меньшим значением — нуль) применяется и обратное (элемент сигнала с большим значением представляет нуль, а элемент с меньшим значением — единицу числа). Первое соответствие называется классом положительной, а второе — классом отрицательной логики.

Цифровой сигнал может быть сформирован из непрерывного сигнала аналого-цифровым преобразователем (АЦП), который нередко называют преобразователем аналог — код или аналог — цифра. Такое преобразование сводится к тому, что из непрерывного сигнала периодически производятся выборки мгновенных значений; каждая выборка округляется до ближайшего разрешенного уровня, а код этого уровня (двоичное число) представляется элементами цифрового сигнала. Совокупность таких двоичных чисел, выраженных элементами цифрового сигнала, — цифровой сигнал, соответствующий преобразуемому непрерывному сигналу.

Рассмотрим переход от дискретного сигнала (см. рис. 1.14) к цифровому. Весь диапазон возможных изменений непрерывного сигнала разбивается на конечное число равнотстоящих уровней (называемых уровнями квантования), которые дискретный сигнал только и может принимать. Каждая выборка сигнала округляется до ближайшего разрешенного уровня (рис. 1.17, а). Эта операция называется квантованием сигнала по уровню или просто квантованием.




Рис. 1.17

Квантованный дискретный сигнал имеет конечное (счетное) количество значений. Благодаря этому каждому из них может быть присвоен какой-то код (число). Эту операцию называют кодированием.

Если квантованные уровни (рис. 1.17, а) кодировать числами двоичной системы счисления, то последовательность их составит двоичный код сигнала: 0010; 0100, 0101, ..., 1001, 1010, 1000, 0110. После кодирования операцию над непрерывным сигналом можно заменить соответствующей операцией над кодами его уровней.

Так, при передаче сигнала (рис. 1.17, а) надо последовательно в моменты времени t_1, t_2, \dots, t_n передавать информацию о записанных числах. Это осуществляется цифровым сигналом, один элемент которого представляет 1 каждого числа, а другой — 0.

На рис. 1.17, б изображен цифровой сигнал, соответствующий квантованному дискретному сигналу (рис. 1.17, а).

Так как в отношении передаваемой информации цифровой сигнал эквивалентен непрерывному, из которого он сформирован, то вместо операций над непрерывным сигналом (передачи, преобразования, хранения) можно производить операции над соответствующим ему цифровым сигналом. Во многих случаях это оказывается более эффективным.

Обратное преобразование цифрового сигнала в непрерывный осуществляется цифроаналоговым преобразователем (ЦАП). На входы такого преобразователя одновременно поступают потенциалы, представляющие разряды кода каждой выборки. Потенциалы, соответствующие единицам, открывают ключи, через которые на выход поступают напряжения, пропорциональные весам единиц разрядов. Так на выходе формируется напряжение, пропорциональное весу кода каждой выборки.

Аналогово-цифровые и цифроаналоговые преобразователи описаны в гл. 8.

Устройства, в которых действуют цифровые сигналы, называют цифровыми. Цифровые сигналы используются в устройствах различного назначения. В электронных вычислительных машинах (ЭВМ) и в цифровой автоматике входная информация представляется цифровыми сигналами, над которыми эти устройства осуществляют необходимые действия.

В системах радиосвязи цифровыми сигналами передаются сообщения, имеющие разную форму: звуковую, печатную, форму изображения и т. д. Такая связь отличается скрытностью и помехоустойчивостью.

Последнее обусловлено тем, что такой сигнал имеет только два различных уровня. Поэтому когда значение сигнала попадает между ними, то это фиксируется как помеха. Если помеха меньше половины разности уровней сигнала, то она легко различается и значения уровней просто восстанавливаются регенераторами.

Непрерывный сигнал очистить от помехи значительно сложнее, что объясняется следующим. Мгновенные значения непрерывного сигнала, разделенные бесконечно малым временным интервалом, отличаются на бесконечно малую величину, т. е. непрерывный сигнал имеет несчетное (бесконечное) количество значений. Поэтому, искаженный помехой, он может быть принят за полезный.

На передающей стороне канала цифровой связи непрерывный сигнал преобразуется в цифровой с помощью аналого-цифрового преобразователя. Цифровой сигнал может непосредственно передаваться по проводам. Для передачи по радиоканалу им модулируется высокочастотное колебание.

На приемной стороне радиоканала цифровой связи принятые радиоимпульсы преобразуются детектором в видеоимпульсы — цифровой сигнал. Этот сигнал может быть использован непосредственно (например, введен в ЭВМ) или преобразован в исходный непрерывный сигнал с помощью цифроаналогового преобразователя.

Логические сигналы. Цифровые сигналы, рассмотренные в предыдущем разделе, отражают числовые значения физических величин, например напряжения.

Наряду с ними в цифровых устройствах действуют сигналы, появление которых связано с наступлением или ненаступлением какого-либо события. Чтобы ощутить разницу между этими видами сигналов, обратимся к аналого-цифровому преобразователю и сравнивающему устройству.

Когда на входе АЦП присутствует напряжение, на выходах появляется его эквивалент — цифровой сигнал в виде многоразрядного параллельного двоичного кода. Увеличение входного напряжения вызывает пропорциональное (в отсутствие погрешностей) увеличение этого кода.

Наряду с этим после окончания преобразования на одном из выводов АЦП появляется потенциал определенной величины — сигнал «Конец преобразования». Какими бы ни были входное напряжение и выходной код, величина этого сигнала остается неизменной. Он свидетельствует о наступлении события — окончании преобразования.

АЦП не начнет новый цикл, пока не получит извне сигнал «Начать преобразование». Этот сигнал неизменной величины является подтверждением того, что сформированный в предыдущем цикле код уже обработан другими элементами устройства — указанное событие наступило.

Рассмотрим сравнивающее устройство — компаратор. Когда два кода на его входах окажутся равными, на одном из выходов появится потенциал определенного уровня — сигнал, свидетельствующий о наступлении события, — равенстве кодов. Точно такой же сигнал появится на этом выводе при равенстве кодов

совсем другой величины. Такой же сигнал будет на другом выводе компаратора, если один код меньше другого, причем величина их разности никакого влияния на величину этого сигнала не оказывает.

На выводах АЦП и выводах компаратора описанные сигналы имеют одинаковые значения. Разработчики аппаратуры предусматривают их появление как ответ на наступление того или иного события вне зависимости от его содержания (одно число стало больше другого, преобразование закончилось и т. д.), важны лишь истинность события или его ложность.

Наличие или отсутствие описанных сигналов и порождающие их условия связаны выражениями типа «если ..., то...» и другими логическими связями. Поэтому такие сигналы называются логическими. Это название связано с тем, что аналогичные условия между причиной и следствием являются предметом обсуждения и изучения в логике.

Формальная логика — наука о законах и формах человеческого мышления — оперирует с высказываниями вне зависимости от их содержания, учитывая только их истинность или ложность. Истинные высказывания: «Электрический ток существует только в замкнутой цепи», «Архангельск расположен в северном полушарии», ложные: «Кит — теплолюбивое растение», «Ангара — приток Волги».

Высказывания могут быть простыми и сложными. Простое содержит только один факт, не зависящий от других фактов, т. е. сам по себе может быть истинным или ложным. В приведенных выше примерах высказывания — простые. Сложное высказывание содержит несколько простых высказываний, например: «Я пойду в кино, если не будет дождя и со мной пойдет приятель».

Введение в формальную логику ограниченного числа логических связок (они будут описаны далее), допускающих строго определенное толкование, позволило однозначно представлять сложное высказывание совокупностью простых, а введение символов, обозначающих простые высказывания, — решать логические задачи математическими средствами. Их совокупность составляет содержание алгебры логики, или булевой алгебры, названной так в честь ее создателя — английского математика Джорджа Буля. В соответствии с ней истинному высказыванию (наступлению события) приписывается, ставится в соответствие символ 1 (логическая 1), а ложному (ненаступлению события) — символ 0 (логический 0).

Необходимо отметить, что символы 0 и 1 никакого отношения к числовому значению сигнала не имеют. Они лишь описывают качественное состояние события, и поэтому к ним неприменимы арифметические операции. В электрических цепях эти символы обычно представляются так же, как аналогичные в цифровом сигнале: логическая 1 — высоким, а логический 0 — низ-

ким уровнем потенциала. Такую логику называют положительной. Наряду с ней используют и отрицательную логику, в которой логическому 0 ставят в соответствие более высокий потенциал, чем логической 1.

Рассмотрим высказывание: «Автомат сработает, когда будут нажаты кнопки K_1 и K_2 или нажата кнопка K_3 и не нажата кнопка K_4 ». Здесь простые высказывания (состояния кнопок) внедрены в сложное высказывание (срабатывание автомата) с помощью союзов — связок И, ИЛИ, НЕ; состояния кнопок играют роль аргументов (переменных), над ними эти союзы осуществляют такие функциональные преобразования, которые формируют функцию — условие срабатывания автомата.

Далее простое высказывание (событие) будем обозначать символом x , а сложное событие, являющееся функцией простых, — символом y .

Из изложенного ранее следует, что булева алгебра оперирует с переменными, принимающими только два значения: 0 и 1, т. е. с двоичными переменными. Функция двоичных переменных, принимающая те же два значения, называется логической функцией (переключательной функцией, функцией алгебры логики).

Логическая функция может быть выражена словесно, в алгебраической форме и таблицей, называемой переключательной таблицей или таблицей истинности.

Любое самое сложное логическое высказывание, в частности, функционирование устройства, электрической цепи и т. д., можно описать, используя три логические операции: сложение (дизъюнцию), умножение (конъюнцию) и отрицание (инверсию), — которыми могут быть связаны простые высказывания. В указанном смысле этот набор логических функций называют функционально полным набором или базисом.

Базисные логические функции. Логическое сложение (дизъюнция) переменных x_1, x_2, \dots, x_n записывается в виде

$$y = x_1 + x_2 + \dots + x_n. \quad (1.7)$$

Значение $y=0$ имеет место только при $x_1=x_2=\dots=x_n=0$.

Если хотя бы одно слагаемое равно единице ($x_i=1$ — событие наступило), то $y=1$. Сумма наступивших событий ($x_1+x_2+\dots$, где $x_1=1, x_2=1, \dots$) означает наступление события, т. е. при любом числе слагаемых, равных единице, сумма их равна единице: $y=1$, если $x_1=1$, или $x_2=1$, или $x_3=1$, или все переменные x равны единице. Этим объясняется еще одно название рассматриваемой операции — операция ИЛИ.

Табл. 1.1 — таблица истинности операции ИЛИ двух переменных. В каждой ее строке записаны значения переменных x_1 и x_2 и соответствующее им значение функции y .

Таблица 1.1

| x_1 | x_2 | y |
|-------|-------|-----|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |

Две двоичные переменные имеют четыре сочетания. В общем случае n двоичных переменных дают 2^n сочетаний.

Кроме знака «+» дизъюнкция обозначается знаком \vee : $y = x_1 \vee x_2 \vee \dots \vee x_n$.

Элемент, выполняющий дизъюнкцию, называется дизъюнктором или элементом ИЛИ.

Электрическая реализация операции ИЛИ дана на рис. 1.18, а. Замкнутое состояние ключа будем представлять логической единицей ($Кл=1$), разомкнутое — логическим нулем ($Кл=0$). Лампочка будет светить ($L=1$), если выполняются условия: ключ $Кл1$ замкнут, ключ $Кл2$ разомкнут (первое простое высказывание) — $Кл1=1$, $Кл2=0$ ИЛИ ключ $Кл1$ разомкнут, ключ $Кл2$ замкнут (второе простое высказывание) ИЛИ ключ $Кл1$ замкнут, ключ $Кл2$ замкнут (третье простое высказывание).

Высказывание «лампочка светит, если...» может быть представлено простыми высказываниями, соединенными операцией ИЛИ:

$$y = x_1 + x_2,$$

где x_1 соответствует состоянию ключа $Кл1$, x_2 — состоянию ключа $Кл2$, а y — состоянию лампочки.

Логическое умножение (конъюнкция) переменных записывается в виде

$$y = x_1 x_2 \dots x_n. \quad (1.8)$$

Из приведенного выражения следует, что если хотя бы одна из переменных равна нулю, то функция равна нулю. Только в том случае, когда $x_1=1$, И $x_2=1$, И ..., И $x_n=1$, $y=1$. Поэтому данная операция называется также операцией И.

Таблица 1.2

| x_1 | x_2 | y |
|-------|-------|-----|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |

Табл. 1.2 — таблица истинности операции И двух переменных.

Кроме приведенной встречается следующая форма записи конъюнкции: $y = x_1 \wedge x_2 \wedge \dots \wedge x_n$. Элемент, выполняющий конъюнкцию, называется конъюнктором или элементом И.




Рис. 1.18

На рис. 1.18, б показана электрическая реализация операции И. Лампочка будет светить ($y=1$), если замкнуть ключ $Кл1$ ($x_1=1$) и замкнуть ключ $Кл2$ ($x_2=1$). Логическое уравнение, выражающее состояние лампочки, имеет вид

$$y = x_1 x_2,$$

где значения x_1 и x_2 соответствуют состояниям ключей $Кл1$ и $Кл2$.

Логическое отрицание (инверсия) записывается в виде $y=x$ и называется также операцией НЕ, читается «у НЕ x ». Табл. 1.3 — таблица истинности операции НЕ.

Элемент, выполняющий инверсию, называется инвертором или элементом НЕ.

Электрическая реализация операции НЕ показана на рис. 1.18, в. Если ключ $Кл$ замкнут ($Кл=1$), то лампочка не светит ($L=0$), при $Кл=0$ $L=1$.

Если в выражении (1.7) дизъюнкцию заменить на конъюнкцию и проинвертировать все переменные x , то результат окажется инверсией прежнего значения функции. Действительно, пусть $x_1=x_2=1$, $x_3=x_4=\dots=x_n=0$ и поэтому $y_1=1$; после инверсии $x_1=x_2=0$, $x_3=x_4=\dots=x_n=1$ и конъюнкция этих переменных $y_2=0$, т. е. равна инверсии y_1 . Аналогично, если в выражении (1.8) конъюнкцию заменить на дизъюнкцию и проинвертировать все переменные, то результат окажется инверсией прежнего значения функции. Указанные свойства выражают *принцип двойственности алгебры Буля*.

Основные соотношения алгебры логики. Приводимые далее соотношения записаны в основном для частного случая двух переменных. Они справедливы для любого числа переменных.

Основные тождества алгебры логики:

$$\begin{aligned} x+0 &= x; x+1 = 1; x+x = x; x+\bar{x} = 1; \\ x \cdot 0 &= 0; x \cdot 1 = x; x \cdot x = x; x \cdot \bar{x} = 0; x = x. \end{aligned}$$

Их справедливость легко установить, подставляя вместо x значения 0 и 1.

Последнее выражение первой строчки тождеств ($x+\bar{x}=1$) — закон исключения третьего: из двух противоположных высказываний (x и \bar{x}) одно обязательно должно быть истинным (третьего не дано), поэтому их логическая сумма истинна.

Предпоследнее выражение второй строчки тождеств ($x \cdot \bar{x}=0$) — закон противоречия: два противоположных высказывания не могут быть одновременно истинными.

Основные законы алгебры логики, действующие при сложении и умножении переменных:

Таблица 1.3

| x | y |
|-----|-----|
| 0 | 1 |
| 1 | 0 |

переместительный закон: $x_1 + x_2 = x_2 + x_1$; $x_1 x_2 = x_2 x_1$;
сочетательный закон: $(x_1 + x_2) + x_3 = x_1 + (x_2 + x_3)$; $(x_1 x_2) x_3 = x_1 (x_2 x_3)$;
распределительный закон: $x_1 (x_2 + x_3) = x_1 x_2 + x_1 x_3$; $x_1 + x_2 x_3 = (x_1 + x_2) (x_1 + x_3)$.

Справедливость последнего равенства (не имеющего аналога в обычной алгебре) просто доказать, используя тождество $x_1 = x_1 (1 + x_2 + x_3)$, $x_1 = x_1 \cdot x_1$. Действительно, $x_1 + x_2 x_3 = x_1 (1 + x_2 + x_3) + x_2 x_3 = x_1 + x_1 x_2 + x_1 x_3 + x_2 x_3 = x_1 x_1 + x_1 x_2 + x_1 x_3 + x_2 x_3 = (x_1 + x_2) (x_1 + x_3)$.

Закон поглощения: $x_1 + x_1 x_2 = x_1$; $x_1 (x_1 + x_2) = x_1$. Оба этих равенства доказываются просто: $x_1 + x_1 x_2 = x_1 (1 + x_2) = x_1$, $x_1 (x_1 + x_2) = x_1 x_1 + x_1 x_2 = x_1 + x_1 x_2 = x_1 (1 + x_2) = x_1$.

Закон склеивания: $x_1 x_2 + x_1 x_2 = x_1$; $(x_1 + x_2) (x_1 + \bar{x}_2) = x_1$. Справедливость этих равенств легко установить:

$$\begin{aligned} x_1 x_2 + x_1 \bar{x}_2 &= x_1 (x_2 + \bar{x}_2) = x_1; (x_1 + x_2) (x_1 + \bar{x}_2) = \\ &= x_1 x_1 + x_1 x_2 + x_1 \bar{x}_2 + x_2 \bar{x}_2 = x_1 (1 + x_2 + \bar{x}_2) = x_1. \end{aligned}$$

Закон отрицания (закон инверсии, теорема де Моргана):

$$\underline{x_1 + x_2} = \bar{x}_1 \bar{x}_2; \underline{x_1 x_2} = \bar{x}_1 + \bar{x}_2,$$

или в другой форме, получающейся инверсией обеих частей каждого равенства: $\underline{x_1 + x_2} = \bar{x}_1 \bar{x}_2$; $\underline{x_1 x_2} = \bar{x}_1 \bar{x}_2$.

Справедливость этих выражений следует из принципа двойственности алгебры Буля.

Составление логических функций. Простую логическую функцию иногда можно записать в аналитической форме непосредственно из словесного определения. В общем случае для получения аналитической формы используют таблицы истинности.

Пусть логическая функция задана в табл. 1.4. Чтобы на наборах 1, 2, 3, 6 было $y = 1$, единице должна быть равна каждая из конъюнкций: $x_3 x_2 \bar{x}_1$, или $x_3 \bar{x}_2 x_1$, или $x_3 \bar{x}_2 \bar{x}_1$, или $x_3 x_2 x_1$, где x_i записывают в инверсной форме, если он в этом наборе равен нулю (иначе конъюнкция не будет равна единице).

Таблица 1.4

| Номер набора | x_3 | x_2 | x_1 | y |
|--------------|-------|-------|-------|-----|
| 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 1 | 0 | 1 |
| 2 | 1 | 0 | 1 | 1 |
| 3 | 1 | 0 | 0 | 1 |
| 4 | 0 | 1 | 1 | 0 |
| 5 | 0 | 1 | 0 | 0 |
| 6 | 0 | 0 | 1 | 1 |
| 7 | 0 | 0 | 0 | 0 |

Таким образом, функцию, представляемую табл. 1.4, следует записать в виде

$$y = x_3 x_2 \bar{x}_1 + x_3 \bar{x}_2 x_1 + x_3 \bar{x}_2 \bar{x}_1 + \bar{x}_3 \bar{x}_2 x_1. \quad (1.9)$$

Такая форма логической функции называется совершенной дизъюнктивной нормальной формой (СДНФ). Она представляется логической суммой простых конъюнкций, каждая из которых содержит все переменные в прямом или инверсном виде не более одного раза; в такие конъюнкции не входят суммы переменных, а также отрицания произведений двух переменных или более. Входящие в СДНФ конъюнкции называются мinterмами или конституентами единиц.

Логическая сумма конъюнкций, отличающаяся от (1.9) тем, что все конъюнкции или некоторые из них не содержат всех переменных (в прямом или инверсном виде), представляет собой дизъюнктивную нормальную форму (ДНФ) функции.

Логическая функция может быть составлена не только по единичным, но и по нулевым значениям. Из табл. 1.4 следует, что на наборах 0, 4, 5, 7 $y = 0$. Чтобы на каждом указанном наборе имело место $y = 0$, нулю должна равняться дизъюнкция переменных из этого набора, т. е. каждое слагаемое дизъюнкций; если в данном наборе переменная равна единице, то в дизъюнкцию должна входить ее инверсия. На всех указанных наборах функция из табл. 1.4 будет равна нулю, если осуществить конъюнкцию составленных дизъюнкций:

$$y = (\bar{x}_3 + \bar{x}_2 + \bar{x}_1) (x_3 + \bar{x}_2 + \bar{x}_1) (x_3 + \bar{x}_2 + x_1) (x_3 + x_2 + x_1). \quad (1.10)$$

Здесь $y = 0$ обеспечивают: первый сомножитель при $\bar{x}_3 = \bar{x}_2 = \bar{x}_1 = 0$ (при $x_3 = x_2 = x_1 = 1$, т. е. на наборе 0), второй сомножитель при $x_3 = x_2 = \bar{x}_1 = 0$ (при $x_3 = 0; x_2 = x_1 = 1$, т. е. на наборе 4), третий сомножитель при $x_3 = \bar{x}_2 = x_1 = 0$ (при $x_3 = x_1 = 0; x_2 = 1$, т. е. на наборе 5), четвертый сомножитель при $x_3 = x_2 = x_1 = 0$, т. е. на наборе 7.

Форма, в которой выражена функция (1.10), называется совершенной конъюнктивной нормальной формой (СКНФ). Она представляется логическим произведением дизъюнкций, каждая из которых содержит все переменные в прямом или инверсном виде не более одного раза. Входящие в произведение сомножители — дизъюнкции — называются макстермами или конституентами нулей.

Логическое произведение дизъюнкций, отличающееся от (1.10) тем, что все дизъюнкции или некоторые из них не содержат всех переменных (в прямом или инверсном виде), представляет собой конъюнктивную нормальную форму (КНФ) функции.

Так как одна и та же логическая функция, выраженная определенной таблицей истинности, записывается в СДНФ и СКНФ,

то каждую из этих форм можно преобразовать в другую. Логическая функция имеет единственныe СДНФ и СКНФ, что непосредственно следует из методики их получения.

В качестве примера рассмотрим следующую логическую задачу.

В четырех точках конструкции установлены термодатчики. Деформация ее может наступить при одновременном перегреве в точках 4 и 3. Однако если при этом возникает перегрев и в точке 2, то конструкция не деформируется, а при одновременном перегреве в точках 4, 3, 2, 1 опасность возникает вновь. Кроме того, опасен перегрев в точке 2, если он не сочетается с перегревом в точке 1, а одновременный перегрев в точках 2, 1, 3 вызывает деформацию. По условию эксплуатации сочетания перегревов в других точках невозможны. При наступлении опасной ситуации должен быть подан сигнал тревоги.

Отметим особенности задачи. Одна состоит в том, что интерес представляет не конкретное значение температуры, а факт превышения допустимого уровня, т. е. наступление или ненаступление определенного события. Другая особенность в том, что сигнал тревоги должен быть подан при одновременном наступлении определенных ситуаций и не должен подаваться при других ситуациях. Это свидетельствует о том, что данная задача принадлежит к типу логических.

Превышение допустимого уровня температуры в точках 4, 3, 2, 1 обозначим соответственно $x_4=1$, $x_3=1$, $x_2=1$, $x_1=1$, а тот факт, что в указанных точках температура ниже допустимого уровня, обозначим как $x_4=0$, $x_3=0$, $x_2=0$, $x_1=0$.

Все возможные комбинации четырех двоичных переменных приведены в переключательной табл. 1.5.

Таблица 1.5

| <i>n</i> | x_4 | x_3 | x_2 | x_1 | <i>y</i> |
|----------|-------|-------|-------|-------|----------|
| 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 0 |
| 2 | 1 | 1 | 0 | 1 | — |
| 3 | 1 | 1 | 0 | 0 | 1 |
| 4 | 1 | 0 | 1 | 1 | — |
| 5 | 1 | 0 | 1 | 0 | — |
| 6 | 1 | 0 | 0 | 1 | — |
| 7 | 1 | 0 | 0 | 0 | — |
| 8 | 0 | 1 | 1 | 1 | 1 |
| 9 | 0 | 1 | 1 | 0 | — |
| 10 | 0 | 1 | 0 | 1 | — |
| 11 | 0 | 1 | 0 | 0 | — |
| 12 | 0 | 0 | 1 | 1 | 0 |
| 13 | 0 | 0 | 1 | 0 | 1 |
| 14 | 0 | 0 | 0 | 1 | — |
| 15 | 0 | 0 | 0 | 0 | — |

По условиям задачи опасными являются превышения температуры в точках 4, 3, 2, 1 ИЛИ, 4, 3 ИЛИ, 3, 2, 1 ИЛИ, 2. Поэтому против комбинаций $x_4=1$, $x_3=1$, $x_2=1$, $x_1=1$; $x_4=1$, $x_3=1$, $x_2=0$, $x_1=0$; $x_4=0$, $x_3=1$, $x_2=1$; $x_1=1$; $x_4=0$, $x_3=0$, $x_2=1$, $x_1=0$ в графе *у* поставлены единицы.

Комбинации $x_4=1$, $x_3=1$, $x_2=1$, $x_1=0$; $x_4=0$, $x_3=0$; $x_2=1$, $x_1=1$ не являются опасными (*y*=0). Прочерки в графе *у* сделаны против тех комбинаций, которые по условиям задачи не являются реальными, т. е., по существу, запрещены:

$$\begin{array}{ll} x_4=1, & x_3=1, \quad x_2=0, \quad x_1=1; \quad x_4=1, \quad x_3=0, \quad x_2=1, \quad x_1=1; \\ x_4=1, & x_3=0, \quad x_2=1, \quad x_1=0; \quad x_4=1, \quad x_3=0, \quad x_2=0, \quad x_1=1; \\ x_4=1, & x_3=0, \quad x_2=0, \quad x_1=0; \quad x_4=0, \quad x_3=1, \quad x_2=1, \quad x_1=0; \\ x_4=0, & x_3=1, \quad x_2=0, \quad x_1=1; \quad x_4=0, \quad x_3=1, \quad x_2=0, \quad x_1=0; \\ x_4=0, & x_3=0, \quad x_2=0, \quad x_1=1; \quad x_4=0, \quad x_3=0, \quad x_2=0, \quad x_1=0. \end{array}$$

Пользуясь табл. 1.5, можно составить логическую функцию. Она будет содержать четыре четырехбуквенные конъюнкции, объединенные дизъюнкцией. Окончательный ее вид приведем далее после рассмотрения вопроса о минимизации функций.

Минимизация логических функций. Минимизацией называют процедуру упрощения логической функции, с тем чтобы она содержала минимальное количество членов при минимальном числе переменных.

В некоторых простых случаях минимизацию можно осуществить непосредственно используя основные законы булевой алгебры. В качестве примера упростим выражение (1.9), используя закон склеивания:

$$\begin{aligned} y &= x_3x_2\bar{x}_1 + x_3\bar{x}_2x_1 + x_3\bar{x}_2\bar{x}_1 + \bar{x}_3\bar{x}_2x_1 = x_3\bar{x}_1(x_2 + \bar{x}_2) + \bar{x}_2x_1(x_3 + \bar{x}_3) = \\ &= x_3\bar{x}_1 + \bar{x}_2x_1. \end{aligned}$$

Полученное выражение равносильно исходному, но значительно проще его.

Пусть имеется логическая функция

$$y = x_3x_2\bar{x}_1 + x_3\bar{x}_2x_1 + \bar{x}_3x_2x_1 + x_3x_2x_1.$$

Добавим дважды к ее правой части уже имеющийся член $x_3x_2x_1$ (отчего функция не изменится); тогда

$$\begin{aligned} y &= x_3x_2\bar{x}_1 + x_3\bar{x}_2x_1 + \bar{x}_3x_2x_1 + x_3x_2x_1 + x_3x_2x_1 + \\ &+ x_3x_2x_1 = x_3x_2(\bar{x}_1 + x_1) + x_3x_1(x_2 + \bar{x}_2) + \\ &+ x_2x_1(\bar{x}_3 + x_3) = x_3x_2 + x_3x_1 + x_2x_1. \end{aligned}$$

И это выражение значительно проще исходного.

Следует отметить, что такие элементарные приемы миними-

зации удается использовать не часто — при малом количестве членов функции и небольшом числе переменных. В других случаях применяются специальные методы минимизации, облегчающие поиск склеивающихся членов. К ним относится метод минимизации с помощью карт Карно.

Карта Карно построена так, что в ее соседние клетки попадают смежные члены функции — члены, отличающиеся значением одной переменной: в один член эта переменная входит в прямой форме, а в другой — в инверсной. Благодаря этому возникает наглядное представление о различных вариантах склеивания смежных членов.

Карта Карно имеет столько клеток, сколько комбинаций (наборов) можно составить из прямых и инверсных значений n переменных по n членов в каждой. Так, при $n=2$ карта содержит четыре клетки (рис. 1.19, а), при $n=3$ — восемь клеток (рис. 1.19, б), при $n=4$ — шестнадцать клеток (рис. 1.19, в).

Каждая клетка соответствует определенной комбинации переменных. Так, например, левая верхняя клетка карты (рис. 1.19, а) соответствует комбинации x_1x_2 : над столбцом левых клеток указан x_1 в прямой форме, возле верхней строки записан в прямой форме x_2 . Левая нижняя клетка той же карты соответствует комбинации $\bar{x}_1\bar{x}_2$, так как на нижнюю строку клеток не распространяется «действие» x_2 — клетки этой строки отвечают комбинациям, где присутствует \bar{x}_2 . Клетке нижней строки третьего слева столбца (рис. 1.19, б) соответствует комбинация $x_3\bar{x}_2\bar{x}_1$, клетке второго слева столбца третьей сверху строки (рис. 1.19, в) — комбинация $x_4x_3\bar{x}_2x_1$ и т. д.

Наборы переменных, на которых $y=1$, т. е. мinterмы функции, отмечаются в соответствующих клетках карты единицами, в остальные клетки записываются нули или их оставляют пустыми. Две стоящие в соседних клетках единицы — свидетельство того, что в составе СДНФ имеются члены, отличающиеся значением одной переменной. Такие члены, как известно, склеиваются.




Рис. 1.19

Склейивание каждой пары мinterмов уменьшает число входящих в них переменных на единицу.

Общие правила склейивания членов, занесенных в карту Карно, следующие: 1) склеиваться могут 2, 4, 8, ... членов; при этом соответствующие единицам клетки для наглядности охватывают контурами; каждый должен быть прямоугольником; 2) одним контуром следует объединять максимальное количество клеток; 3) одна и та же единица может охватываться разными контурами, т. е. один и тот же мinterм может склеиваться с несколькими смежными; последнее объясняется тем, что значение функции не меняется при прибавлении уже имеющихся членов; 4) крайние строки, а также крайние столбцы карты считаются смежными; их можно таковыми представить, если мысленно свернуть карту в горизонтальный или вертикальный цилиндр.

Функция, минимизированная с помощью карты Карно, состоит из суммы простых конъюнкций. Каждая из них получается в результате склейивания членов, которым соответствует охваченные контуром единицы. В такую конъюнкцию войдут только те переменные, значения которых в пределах контура не меняются.

Пусть логическая функция задана таблицей истинности — табл. 1.6. Из нее по указанной методике легко составляется СДНФ функции:

$$y = x_4x_3x_2x_1 + x_4x_3x_2\bar{x}_1 + x_4x_3\bar{x}_2x_1 + x_4x_3\bar{x}_2\bar{x}_1 + x_4\bar{x}_3x_2x_1 + x_4\bar{x}_3x_2\bar{x}_1 + \\ + \bar{x}_4x_3x_2x_1 + \bar{x}_4x_3x_2\bar{x}_1 + \bar{x}_4\bar{x}_3x_2x_1 + \bar{x}_4\bar{x}_3x_2\bar{x}_1. \quad (1.11)$$

Таблица 1.6

| Номер набора | x_4 | x_3 | x_2 | x_1 | y |
|--------------|-------|-------|-------|-------|-----|
| 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 1 |
| 2 | 1 | 1 | 0 | 1 | 1 |
| 3 | 1 | 1 | 0 | 0 | 1 |
| 4 | 1 | 0 | 1 | 1 | 0 |
| 5 | 1 | 0 | 1 | 0 | 0 |
| 6 | 1 | 0 | 0 | 1 | 1 |
| 7 | 1 | 0 | 0 | 0 | 1 |
| 8 | 0 | 1 | 1 | 1 | 0 |
| 9 | 0 | 1 | 1 | 0 | 0 |
| 10 | 0 | 1 | 0 | 1 | 0 |
| 11 | 0 | 1 | 0 | 0 | 0 |
| 12 | 0 | 0 | 1 | 1 | 1 |
| 13 | 0 | 0 | 1 | 0 | 1 |
| 14 | 0 | 0 | 0 | 1 | 1 |
| 15 | 0 | 0 | 0 | 0 | 1 |

Непосредственно из табл. 1.6 в карту Карно (рис. 1.20) занесены значения всех выписанных мinterмов. Для удобства проверки в правом верхнем углу клетки указан номер мinterма по его

| x_1 | x_2 | x_3 | x_4 |
|-------|-------|-------|-------|
| x_1 | x_2 | x_3 | x_4 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |

Рис. 1.20

| x_1 | x_2 | x_3 | x_4 |
|-------|-------|-------|-------|
| x_1 | x_2 | x_3 | x_4 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |

Рис. 1.21

месту в табл. 1.6. Контурами охвачены единицы, соответствующие склеиваемым мinterмам. Ниже приведены номера мinterмов и результаты их склеивания: 0, 1, 2, 3: x_4x_3 ; 6, 2, 3, 7: x_4x_2 ; 12, 13, 14, 15: x_4x_3 .

В результате функция (1.11) представляется в виде $y = x_4x_3 + x_4x_2 + x_4x_3$.

Полученная форма функции проще первоначальной. Интересно отметить, что она не содержит переменной x_1 .

В карту Карно (рис. 1.21) внесены значения мinterмов функции

$$\begin{aligned} y = & \bar{x}_4\bar{x}_3\bar{x}_2\bar{x}_1 + x_4\bar{x}_3\bar{x}_2\bar{x}_1 + \bar{x}_4x_3\bar{x}_2\bar{x}_1 + \bar{x}_4x_3x_2\bar{x}_1 + \\ & + \bar{x}_4x_3x_2x_1 + x_4x_3x_2x_1. \end{aligned}$$

Склейивание мinterмов 5,6; 5,4; 1,2; 1,3 дает следующую минимизированную функцию: $y = x_3x_2x_1 + x_4x_3x_2 + x_3\bar{x}_2\bar{x}_1 + x_4\bar{x}_2\bar{x}_1$.

Склейивание мinterмов 5,6; 4,3; 1,2 приводит к другой форме: $y = x_3x_2x_1 + x_4x_3x_1 + \bar{x}_3x_2x_1$, что проще полученной первоначально.

Из приведенного примера следует, что минимизация с помощью карт Карно не приводит к однозначной форме и для получения наиболее простой формы необходимо рассматривать всевозможные варианты склеивания.

При числе аргументов, большем четырех, используют обычно другие методы минимизации — применение карт Карно становится трудоемким.

Встречается необходимость минимизировать функцию, значения которой при некоторых комбинациях переменных не определены. Такой случай может иметь место, если значение функции при этих комбинациях безразлично или если определенные комбинации переменных невозможны по условиям задачи. На таких избыточных (запрещенных, факультативных) комбинациях можно придать функции любое значение — 0 или 1. Рациональное доопределение функции может оказаться весьма эффективным для ее минимизации и, следовательно, для упрощения устройства, реализованного в соответствии с ней.

| x_1 | x_2 | x_3 | x_4 |
|-------|-------|-------|-------|
| x_1 | x_2 | x_3 | x_4 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 |

Рис. 1.22

Такое доопределение функции произведем в ходе решения ранее сформулированной задачи о возможной деформации конструкции.

После перенесения данных из табл. 1.5 в карту Карно (рис. 1.22, a) заметим, что с целью минимизации выгодно доопределить функцию, положив ее равной 1 на наборах 5, 7, 15, 6, 2, 14, 10, 11 и равной 0 на наборах 4, 9 (рис. 1.22, б). При этом минимизированное значение функции $y = x_3x_1 + \bar{x}_2 + x_3\bar{x}_1$. Такую функцию должно реализовать устройство, включающее сигнал тревоги.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. Определить амплитуду импульсного напряжения, если известно, что его среднее значение $U_{cp} = 1$ В, импульсы длительностью $t_i = 1$ мкс следуют с частотой $f = 1$ кГц и имеют форму равнобедренных треугольников.

2. Как изменится спектр импульсной последовательности, если: а) увеличить вдвое длительность импульса; б) уменьшить вдвое период следования импульсов?

3. Пользуясь законами алгебры Буля, минимизировать следующие логические функции: а) $y = x_3x_2x_1 + x_3\bar{x}_2x_1 + \bar{x}_3x_2x_1 + \bar{x}_3\bar{x}_2x_1$; б) $y = x_3x_2x_1 + \bar{x}_3x_2x_1 + \bar{x}_3x_2\bar{x}_1 + x_3\bar{x}_2\bar{x}_1$; в) $y = x_4\bar{x}_3x_2x_1 + \bar{x}_4x_3x_2x_1 + x_4\bar{x}_3x_2\bar{x}_1 + \bar{x}_4x_3\bar{x}_2\bar{x}_1$; г) $y = \bar{x}_4\bar{x}_3x_2x_1 + \bar{x}_4x_3x_2x_1 + \bar{x}_4x_3\bar{x}_2x_1 + \bar{x}_4\bar{x}_3\bar{x}_2x_1$; д) $y = x_4\bar{x}_3x_2x_1 + x_4x_3\bar{x}_2x_1 + x_4\bar{x}_3x_2\bar{x}_1 + x_4x_3\bar{x}_2\bar{x}_1$.

4. С помощью карт Карно минимизировать логические функции y_1 , y_2 , y_3 , заданные табл. 1.7.

5. С помощью карт Карно минимизировать логические функции, заданные табл. 1.8.

Таблица 1.7

| Номер набора | x_3 | x_2 | x_1 | y_1 | y_2 | y_3 |
|--------------|-------|-------|-------|-------|-------|-------|
| 0 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 | 1 | 0 | 1 |
| 2 | 1 | 0 | 1 | 0 | 0 | — |
| 3 | 1 | 0 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 1 | 1 | 0 | — |
| 5 | 0 | 1 | 0 | 0 | 0 | 1 |
| 6 | 0 | 0 | 1 | 0 | 0 | — |
| 7 | 0 | 0 | 0 | 0 | 1 | 0 |

Таблица 1.8

| Номер набора | x_4 | x_3 | x_2 | x_1 | y_1 | y_2 | y_3 | y_4 |
|--------------|-------|-------|-------|-------|-------|-------|-------|-------|
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | — |
| 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 2 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | — |
| 3 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 4 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | — |
| 6 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | — |
| 7 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | — |
| 8 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| 9 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | — |
| 10 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | — |
| 11 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | — |
| 12 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | — |
| 13 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 14 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 |
| 15 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |

ГЛАВА 2 ИМПУЛЬСНЫЕ УСИЛИТЕЛИ И КЛЮЧИ

2.1. ОБЩИЕ СВЕДЕНИЯ

Импульсные усилители обеспечивают усиление импульсов с допустимыми искажениями их формы. Ключевые каскады используются для коммутации электрических цепей, а также являются составной частью более сложных импульсных устройств.

Спектр импульсной последовательности весьма широк. Поэтому импульсные усилители делают резисторными, так как они являются наиболее широкополосными.

Искажения формы импульсов можно оценить по переходной характеристике усилителя (рис. 2.1, а). Она соответствует отклику каскада на перепад напряжения (или тока) на входе. По переходной характеристике в области малых времен (рис. 2.1, б) — отклику каскада непосредственно на скачок — судят о времени t_n нарастания фронта импульса, добавляемом усилителем. По переходной характеристике в области больших времен (рис. 2.1, в) — отклику каскада на постоянное напряжение после скачка — судят об искажении плоской вершины импульса.

Время нарастания фронта, добавляемое самим усилителем,

$$t_n = 2,2\tau_v, \quad (2.1)$$

где τ_v — постоянная времени усилителя в области малых времен (верхних частот).

Постоянная времени τ_v и верхняя частота полосы пропускания f_v (на которой усиление уменьшается в $\sqrt{2}$ раз) связаны




Рис. 2.1

соотношением $\tau_b = 1/\omega_b = 1/(2\pi f_b)$. Используя выражение (2.1), получим

$$t_n = 2.2\tau_b = 2.2/(2\pi f_b) = 0.35/f_b.$$

Важным параметром усилителя является площадь усиления

$$\Pi = K\omega_b, \quad (2.2)$$

где K — коэффициент усиления на средних частотах.

Имея в виду, что $\omega_b = 1/\tau_b = 2.2/t_n$, из выражения (2.2) найдем для импульсного усилителя

$$\Pi = 2.2 \frac{K}{t_n}. \quad (2.3)$$

Величину, пропорциональную Π , называют добротностью усилителя: $D = \Pi/2.2 = K/t_n$.

Усилители, в том числе и широкополосные, выполняют на дискретных (отдельных) компонентах (транзисторах, резисторах, конденсаторах) и в виде интегральных микросхем.

Как известно, микросхема представляет собой совокупность элементов, выполненных в едином технологическом процессе на отдельных участках полупроводникового материала (обычно кремния) и неразрывно электрически соединенных между собой*. По сравнению с аналогичными устройствами на дискретных компонентах микросхемы имеют во много раз меньшие массу и габариты, а также существенно большую надежность, что обусловлено, в частности, отсутствием соединений в виде отдельных проводников. Кроме того, за счет особенностей интегральной технологии удается получить хорошую повторяемость микросхем с параметрами, порой не достижимыми в устройствах на дискретных компонентах. Однако напряжение и мощность на выходе микросхемы ограничены. Это часто приводит к необходимости присоединять к ее выходу усилитель на дискретных компонентах или целиком выполнять на них усилительное устройство.

Кроме того, структура микросхемных усилителей во многом повторяет схемотехнику усилителей на отдельных компонентах. Поэтому с них начнем изложение темы данной главы.

§ 2.2. СТАТИЧЕСКИЙ РЕЖИМ ТРАНЗИСТОРНОГО УСИЛИТЕЛЯ

Выбор исходной рабочей точки. Исходную рабочую точку транзистора, используемого в каскаде предварительного усиления, обычно выбирают по справочнику.

*Имеются в виду полупроводниковые микросхемы.




Рис. 2.2

Для транзистора выходного каскада (имеются в виду входные импульсы относительно большой амплитуды) исходную рабочую точку (рис. 2.2, a) выбирают на верхнем участке нагрузочной прямой (точка M') при запирающих входных импульсах, на нижнем участке (точка M'') — при отпирающих входных импульсах, в середине нагрузочной прямой (точка M) — при разнополярных входных импульсах одинаковой амплитуды.

Во всех случаях исходную рабочую точку надо выбирать ниже кривой $P_{Kmax} = const$ максимально допустимой мощности рассеяния на коллекторе, а ее электрические координаты (U_{k0} и I_{k0}) должны быть меньше предельно допустимых (U_{kdop} и I_{kdop}); значения последних указываются в справочниках.

Наряду с этим рабочая точка (исходная или текущая в динамическом режиме) не должна находиться к прямой OK ближе, чем на $(0.1 \div 0.2) I_k'$ (рис. 2.2, a). Иначе она может оказаться в той области коллекторных характеристик, где неизбежны значительные искажения (линия OK проведена через точки, соответствующие началу излома пологого участка каждой характеристики). Рис. 2.2, б иллюстрирует исходный режим базовой цепи транзистора при одном из возможных положений точки на рис. 2.2, a.

Стабилизация исходного режима. Особое значение в транзисторных каскадах имеет стабилизация исходного режима. Известно, что ток коллектора состоит из управляемой составляющей $I_{Kupr} = \beta I_B$ и неуправляемой составляющей I_{K0} ($\beta + 1$), где β — коэффициент усиления базового тока, а I_{K0} — неуправляемый ток коллекторного перехода в схеме с общей базой.

За счет неуправляемой составляющей (при увеличении I_{K0} с повышением температуры) положение исходной рабочей точки может настолько измениться, что нормальное функционирование каскада нарушится.

Выбранное положение исходной рабочей точки и его стабилизация обеспечиваются резисторами в цепи базы (R_B) и в цепи эмиттера R_E . Выясним их влияние на стабильность исходного режима.

На рис. 2.3, а показана структурная схема транзистора с резисторами R_3 , R_B и R_K в соответствующих цепях. Увеличение тока I_{K0} непосредственно увеличивает коллекторный ток I_K , а также приводит




Рис. 2.3

к уменьшению падения напряжения на резисторе R_B . За счет этого увеличивается напряжение на переходе эмиттер—база и, как следствие, ток I_E и составляющая коллекторного тока αI (где α — коэффициент передачи эмиттерного тока). В результате с повышением температуры коллекторный ток получает приращение значительно большее, чем ток I_{K0} . Чем меньше сопротивление R_B , тем меньше изменяется на нем напряжение и тем меньше в конечном итоге увеличивается коллекторный ток.

Сопротивление R_E является элементом обратной связи и оказывает стабилизирующее действие: чем больше возрастает ток эмиттера, тем больше увеличивается напряжение на R_E , тем меньше повышается напряжение на эмиттерном переходе и более постоянным оказывается ток коллектора. Чем больше сопротивление R_E , тем стабильнее исходный режим транзистора.

Схема каскада с такого рода эмиттерной стабилизацией приведена на рис. 2.3, б. В схеме действует отрицательная обратная связь по постоянному току. При увеличении I_{K0} и, как следствие, тока I_E потенциал эмиттера (относительно «земли») становится более отрицательным, а поэтому напряжение база—эмиттер менее отрицательным. Вследствие этого ток коллектора увеличивается намного меньше, чем в отсутствие R_E , приближаясь к исходному значению.

Чтобы исключить обратную связь при быстрых изменениях I_E , т. е. по переменному току, резистор R_E шунтируется конденсатором C_E .

Оценим влияние базового делителя $R1—R2$ в схеме с фиксированным потенциалом базы (рис. 2.3, б).

Незначительное напряжение $U_{B\beta}$ на открытом эмиттерном переходе можно принять равным нулю. При этом потенциал базы $U_B = U_{B\beta} + U_E \approx U_E$.

Чтобы при данном E_K обеспечить необходимое напряжение на транзисторе, напряжение U_E обычно ограничивают: $U_E = (0,15—0,2) E_K$.

В этом случае падение напряжения на резисторе $R1$ (рис. 2.3, б) должно составлять $U_{R1} \approx E_K - U_E \approx 0,8 E_K$.

Ток I_D базового делителя можно выбрать намного больше начального тока базы I_{B0} . За счет этого требуемый потенциал базы U_B удается получить при относительно малых значениях сопротивлений резисторов $R1$ и $R2$. Так, при $E_K = 12$ В, $I_{B0} = 1$ мА, $U_B \approx U_E = 0,2 E_K$ и $I_D = 4 I_{B0}$

$$R_2 = \frac{U_B}{I_D} = \frac{0,2 \cdot 12}{4 \cdot 10^{-3}} = 0,6 \text{ кОм}; R_1 = \frac{E_K - U_B}{I_D + I_{B0}} = \frac{9,6}{5 \cdot 10^{-3}} \approx 2 \text{ кОм}.$$

В соответствии с теоремой Тевенена часть схемы (рис. 2.3, б) левее базового вывода можно заменить эквивалентными источником с ЭДС* E_B и внутренним сопротивлением R_B :

$$E_B = \frac{E_K}{R_1 + R_2} \cdot R_2; R_B = R_1 \parallel R_2 = \frac{R_1 R_2}{R_1 + R_2}.$$

Схема, преобразованная таким образом, изображена на рис. 2.3, в. Из ее рассмотрения следует, что для повышения стабильности исходного режима сопротивление R_B , а следовательно, сопротивления резисторов $R1$ и $R2$ должны быть небольшими.

Так, в приведенном примере при $R_1 = 2$ кОм и $R_2 = 0,6$ кОм

$$R_B = R_1 \parallel R_2 = 2 \cdot 0,6 / (2 + 0,6) \approx 0,46 \text{ кОм}.$$

Только уменьшение входного сопротивления каскада и большой расход энергии источника E_K приводят к необходимости ограничить уменьшение $R1$

*На рис. 2.3, а аналогичный источник в цепи база — эмиттер обозначался E_β .

и $R2$, т. е. увеличение тока делителя. Несмотря на это, обычно выбирают ток делителя $I_D \gg I_{B0}$.

В схеме с фиксированным током базы, когда резистор $R2$ (рис. 2.3, б) отсутствует и питание базовой цепи осуществляется только через резистор $R1$, сопротивление последнего с учетом небольшого тока базы I_{B0} оказывается значительным. Так, при $E_K = 12$ В и $I_{B0} = 1$ мА

$$R_1 \approx \frac{0,8 E_K}{I_{B0}} = \frac{0,8 \cdot 12}{1 \cdot 10^{-3}} \approx 10 \text{ кОм},$$

что превышает сопротивление $R_B = 0,46$ кОм в схеме с фиксированным потенциалом базы более чем в 20 раз.

Выведем соотношения, характеризующие стабильность исходного режима рассматриваемой схемы. Если пренебречь небольшим напряжением на открытом эмиттерном переходе, то можно записать $E_B = I_E R_E + I_{B0} R_B$ (рис. 2.3, б).

Так как

$$I_B = I_{B\text{упр}} - I_{K0}; I_{B\text{упр}} = I_E (1 - \alpha),$$

то

$$I_E = \frac{E_B + I_{K0} R_B}{R_E + R_B (1 - \alpha)}.$$

При изменении тока I_{K0} на ΔI_{K0} изменение тока эмиттера

$$\Delta I_E = \frac{\Delta I_{K0} R_B}{R_E + (1 - \alpha) R_B}.$$

При этом изменение коллекторного тока составляет

$$\Delta I_K = \alpha \Delta I_E + \Delta I_{K0} = \frac{\alpha \Delta I_{K0} R_B}{R_E + (1 - \alpha) R_B} + \Delta I_{K0} = \frac{\Delta I_{K0} (R_E + R_B)}{R_E + (1 - \alpha) R_B}. \quad (2.4)$$

При $R_E = 0$ нестабильность будет максимальной:

$$\Delta I_K = \frac{\Delta I_{K0} (1 - \alpha + \alpha)}{1 - \alpha} = \Delta I_{K0} (\beta + 1).$$

При $R_B = 0$ нестабильность окажется наименьшей: $\Delta I_K = \Delta I_{K0}$. Отношение $\Delta I_K / \Delta I_{K0}$ называют коэффициентом нестабильности S_K . Для рассматриваемой схемы из выражения (2.4) находим

$$S_K = \frac{R_E + R_B}{R_E + (1 - \alpha) R_B}.$$

Имея в виду, что $\alpha \approx 1$, получим для данного случая

$$S_K \approx \frac{R_E + R_B}{R_E} = \frac{R_B}{R_E}. \quad (2.5)$$

Чем ближе к единице отношение $\Delta I_K / \Delta I_{K0}$ (т. е. чем больше R_E и меньше R_B), тем меньше изменяется коллекторный ток при изменении тока I_{K0} и тем меньше нестабильность исходного режима схемы.

Параллельное соединение резисторов $R1$ и $R2$ базового делителя наряду с R_B обозначают R_{ct} , указывая тем самым на его стабилизирующее действие. Это обозначение будет использоваться в дальнейшем.

В соответствии с выражением (2.5) для схемы (рис. 2.3, б) сопротивление базового делителя со стороны входа

$$R_{ct} = R_B = R_1 R_2 / (R_1 + R_2) \approx R_E (S_n - 1). \quad (2.6)$$

Максимально возможную стабильность исходного режима ($S_n = 1$) обеспечить нельзя, так как это сводится либо к условию $R_{ct} \rightarrow 0$ (при котором входное сопротивление каскада оказывается бесконечно малым), либо к условию $R_E \rightarrow \infty$ (при котором напряжение E_K должно быть бесконечно большим).

Обычно ограничиваются значением $S_n = 1,5 \div 2$, что дает удовлетворительные результаты. При таком числовом значении коэффициента нестабильности S_n из выражения (2.6) легко получить $R_E/R_{ct} = 0,5 \div 1$.

Обеспечение положения рабочей точки. Имея в виду, что в каскаде (рис. 2.3, б) потенциал базы должен быть меньше потенциала эмиттера на значение U_{B0} , можно записать соотношения, которые непосредственно следуют из схемы:

$$I_d R_2 = U_{B0} + I_E R_E = U_{B0} + (I_{OK} + I_{B0}) R_E; (I_d + I_{B0}) R_1 + I_d R_2 = E_K.$$

Отсюда после некоторых преобразований можно получить:

$$R_2 = \frac{E_K R_{ct}}{E_K - U_{B0} - (I_{OK} + I_{B0}) R_E - I_{B0} R_{ct}}; \quad (2.7)$$

$$R_1 = \frac{R_{ct} R_2}{R_2 - R_{ct}}; \quad (2.8)$$

$$I_d = \frac{U_{B0} + (I_{OK} + I_{B0}) R_E}{R_2}, \quad (2.9)$$

где абсолютное значение потенциала базы U_{B0} относительно эмиттера, тока коллектора I_{OK} и базы I_{B0} соответствует исходной рабочей точке; I_d — ток базового делителя $R_1 - R_2$; $R_{ct} = R_1 \parallel R_2$.

В формулах (2.7)–(2.9) значения $(I_{OK} + I_{B0}) R_E = U_E$ и R_{ct} следует считать известными. Их находят из выражений

$$U_E = (0,15 \div 0,2) E_K; R_E = \frac{U_E}{I_{OK} + I_{K0}}; R_{ct} \approx R_E (S_n - 1)$$

и определяют коэффициент нестабильности:

$$S_n = \Delta I_K / \Delta I_{K0},$$

где ΔI_{K0} — изменение тока I_{K0} при повышении температуры с 20°C до указанной в техническом задании; ΔI_K — допустимое изменение коллекторного тока в исходном режиме.

Обычно считается допустимым в каскадах предварительного усиления

$$\Delta I_K = (0,1 \div 0,2) I_{K0},$$

где I_{K0} — ток коллектора в исходной рабочей точке; в оконечных каскадах

$$\Delta I_K = (0,1 \div 0,2) I'_K,$$

где I'_K — координата точки пересечения нагрузочной прямой и линии OK (см. рис. 2.2, а).

Пример 2.1. Выбрать исходную рабочую точку, обеспечить ее положение и стабильность в каскаде предварительного усиления, собранном на транзисторе ГТ308А. Напряжение источника питания $E_K = -10$ В, температура окружающей среды $t = 60^\circ\text{C}$.

Для каскада предварительного усиления обычно выбирают исходный режим,

рекомендуемый в справочнике. В соответствии с последним для транзистора ГТ308А $I_{K0} = -6$ мА, $I_{B0} = 0,6$ мА, $U_{B0} = -0,5$ В, при $t = 20^\circ\text{C}$ неуправляемый ток $I_{K0} = 5$ мкА.

1. Принимаем допустимое изменение коллекторного тока в исходной рабочей точке $\Delta I_K = 0,05 I_{K0}$:

$$\Delta I_K = 0,05 \cdot 20 \cdot 10^{-3} = 1 \text{ мА.}$$

2. Определяем изменение тока ΔI_{K0} при изменении температуры от 20 до 60°C :

$$\frac{60 - 20}{60 - 20} = \frac{I_{K0} \cdot 2^{10} - I_{K0}}{5 \cdot 10^{-6} \cdot 2^{10} - 5 \cdot 10^{-6}} = 75 \text{ мкА.}$$

3. Находим допустимый коэффициент нестабильности исходного режима:

$$S_n = \Delta I_K / \Delta I_{K0} = 1 \cdot 10^{-3} / (75 \cdot 10^{-6}) \approx 13.$$

4. Выбираем

$$U_E = 0,2 E_K = 0,2 \cdot 10 = 2 \text{ В.}$$

Отсюда сопротивление резистора в цепи эмиттера

$$R_E = U_E / I_{E0} = U_E / (I_{OK} + I_{B0}) = 2 / (20 + 0,6) \cdot 10^{-3} = 97 \text{ Ом.}$$

Выбираем по ГОСТу $R_E = 100$ Ом.

5. Находим сопротивление делителя:

$$R_{ct} \approx R_E (S_n - 1) = 100 (13 - 1) = 1,2 \text{ кОм.}$$

6. Определяем элементы и ток базового делителя:

$$R_2 = \frac{E_K R_{ct}}{E_K - U_{B0} - (I_{OK} + I_{B0}) R_E - I_{B0} R_{ct}} = \frac{10 \cdot 1,2 \cdot 10^3}{10 - 0,5 - (20 \cdot 10^{-3} + 0,6 \cdot 10^{-3}) \cdot 100 - 0,6 \cdot 10^{-3} \cdot 1,2 \cdot 10^3} \approx 1,8 \text{ кОм;} \\ R_1 = \frac{R_{ct} R_2}{R_2 - R_{ct}} = \frac{1,2 \cdot 10^3 \cdot 1,8 \cdot 10^3}{(1,8 - 1,2) \cdot 10^3} = 3,6 \text{ кОм.}$$

Выбираем по ГОСТу $R_2 = 1,8$ кОм, $R_1 = 3,6$ кОм.

$$I_d = \frac{U_{B0} + (I_{OK} + I_{B0}) R_E}{R_2} = \frac{0,5 + (20 \cdot 10^{-3} + 0,6 \cdot 10^{-3}) \cdot 100}{1,8 \cdot 10^3} = 1,4 \text{ мА.}$$

Из сравнения I_d , I_{B0} и I_{OK} следует, что ток делителя не нагружает источник питания ($I_d \ll I_{OK}$) и удовлетворяет условию $I_d > I_{B0}$.

§ 2.3. НЕКОРРЕКТИРОВАННЫЙ ТРАНЗИСТОРНЫЙ УСИЛИТЕЛЬ

На рис. 2.4, а изображена схема однокаскадного транзисторного усилителя с обычно встречающейся активно-емкостной нагрузкой $R_E C_E$. Цепи, корректирующие искажения формы импульса, в каскаде отсутствуют.

Как известно, транзистор можно представить несколькими эквивалентными схемами. Каждая является его моделью и описывается определенной системой параметров. При дальнейшем изложении используется наглядная система физи-




Рис. 2.4

ческих параметров (включающая сопротивления участков транзистора и емкости переходов), а для расчетов — система из четырех \hat{Y} -параметров (\hat{Y}_{11} , \hat{Y}_{12} , \hat{Y}_{21} , \hat{Y}_{22}).

\hat{Y} -параметры имеют размерность проводимости и связывают входные и выходные токи транзистора с напряжениями на входе и выходе. \hat{Y} -параметры являются комплексными величинами. Их действительные части (g_{11} , g_{12} , g_{21} , g_{22}) — низкочастотные параметры; мнимые части являются функцией частоты и характеризуют поведение транзистора в диапазоне частот.

Низкочастотные параметры имеют следующий физический смысл: $g_{11} = \Delta I_B / \Delta U_B$ — входная проводимость при коротком замыкании на выходе (при определении \hat{Y} -параметров короткие замыкания осуществляются только для переменного тока с помощью конденсаторов большой емкости; режим транзистора по постоянному току выдерживает рекомендованный); $g_{12} = \Delta I_B / \Delta U_{K\bar{E}}$ — проводимость обратной связи при коротком замыкании на входе. Чтобы определить этот параметр, надо приложить напряжение между выходными зажимами и измерить ток между короткозамкнутыми входными зажимами; $g_{21} = \Delta I_K / \Delta U_{B\bar{E}}$ — проводимость в прямом направлении (крутизна изменения выходного тока под воздействием входного напряжения) при коротком замыкании на выходе; $g_{22} = \Delta I_K / \Delta U_{K\bar{E}}$ — выходная проводимость при коротком замыкании на входе.

Следует иметь в виду, что значения параметров, указываемые в справочниках, соответствуют рекомендованному там режиму. При другом положении рабочей точки справочные значения g_{11} , g_{21} , g_{22} должны быть умножены на отношение токов I_{OK}/I_{0K} , где I_{OK} — коллекторный ток в рекомендуемой рабочей точке, I_{0K} — ток в выбранной рабочей точке.

Установлено, что для расчета транзисторных усилителей могут быть использованы не комплексные \hat{Y} -параметры, а их низкочастотные составляющие, к которым для учета частотных зависимостей транзистора (его инерционности) должны быть добавлены сопротивление базы r_B , емкость коллекторного перехода C_K и постоянная времени транзистора τ . Инерционность транзистора оценивается разными постоянными времени. В данном случае $\tau = 1/\omega$, где ω — круговая частота, на которой модуль $|\hat{Y}_{21}|$ (модуль комплексной крутизны транзистора) уменьшается в $\sqrt{2}$ раз по сравнению с аналогичным низкочастотным параметром g_{21} . Значения r_B и C_K (или $r_B C_K$ и C_K) даются в справочниках.

Далее приводятся формулы для определения низкочастотных составляющих \hat{Y} -параметров через часто указываемые в справочниках h -параметры для схемы с общим эмиттером:

$$g_{11} = 1/h_{11\beta}, \quad g_{12} = h_{12\beta}/h_{11\beta}, \quad g_{21} = h_{21\beta}/h_{11\beta}, \quad g_{22} = h_{22\beta} - \frac{h_{12\beta}}{h_{11\beta}} h_{21\beta}.$$

Постоянная времени

$$\tau = \frac{g_{21} r_B}{2\pi f_T},$$

где f_T — частота, на которой коэффициент усиления по току становится равным единице.

Если вместо частоты f_T в справочнике указана максимальная частота генерации f_g , то для вычисления τ следует иметь в виду соотношение $f_T = 8\pi r_B C_K f_g^2$.

Выражения для расчета параметров усилителей приводятся в примерах расчета.

На средних частотах (когда внешние емкости не учитываются и крутизна транзистора можно считать действительной величиной g_{21}) коэффициент усиления каскада $K_0 = g_{21} R_0$, где R_0 — полное активное сопротивление переменному току в цепи коллектора.

Если данный каскад работает на аналогичный транзисторный каскад, то $R_0 = R_{K1} // R_{ct} // R_{bx2}$, где R_{K1} — сопротивление коллекторного резистора в данном каскаде; R_{ct} — сопротивление базового делителя последующего каскада со стороны его входа; R_{bx2} — входное сопротивление транзистора.

Искажение фронта импульса. Искажение фронта импульса (искажение в области верхних частот) обусловливается инерционностью транзистора и наличием внешней емкости C_R , шунтирующей нагрузку каскада.

Длительность фронта, добавляемая каскадом, зависит от суммарной постоянной времени τ_k :

$$t_a = 2,2\tau_k = 2,2(\tau + \tau_i + \tau_R),$$

где τ — постоянная времени транзистора; τ_i — постоянная времени перезарядки емкости C_R через выходное сопротивление транзистора и нагрузку; τ_R — постоянная времени цепи нагрузки.

Чтобы обеспечить заданное значение t_a , транзистор должен иметь верхнюю граничную частоту

$$f_a \geq 3/t_a,$$

где f_a — частота, на которой коэффициент α передачи тока эмиттера уменьшается по сравнению с низкочастотным значением в $\sqrt{2}$ раз.

Искажение плоской вершины импульса. Искажение плоской вершины импульса обусловлено конденсаторами C_p и C_g (рис. 2.4, а). С целью уменьшения искажений эти конденсаторы выбирают большой емкости, так что заряд их длится относительно долго. Поэтому можно считать, что он начинается после того, как формирование переднего фронта выходного импульса закончилось, т. е. напряжение на коллекторе достигло значения U_m .

С учетом этого на рис. 2.4, б изображена эквивалентная схема каскада на низких частотах (в области больших времен), позволяющая оценить влияние переходного конденсатора C_p . Транзистор отражается в ней генератором напряжения с E_g и внутренним сопротивлением R_g , равным в данном случае $1/g_{22}$ (где g_{22} — вы-




Рис. 2.5

мени τ_p , с которой заряжается и разряжается конденсатор C_p , применим теорему Тевенена. Мысленно размыкая ветвь ab в точке z (рис. 2.4, б), получим

$$E_{\text{ЭК}} = U_{\infty} = \frac{E_t}{R_t + R_K} R_K, R_{i\text{ЭК}} = R_K \parallel R_t = R_K \parallel \frac{1}{g_{22}}$$

Эквивалентная схема, содержащая генератор с такими параметрами, изображена на рис. 2.4, в. Из нее легко определить $\tau_p = C_p (R_{i\text{ЭК}} + R_h)$.

Так как обычно $R_K \ll 1/g_{22}$, то можно считать $R_{i\text{ЭК}} = R_K$ и $\tau_p = C_p (R_K + R_h)$.

Чем больше τ_p , тем медленнее происходит зарядка конденсатора C_p , тем меньше завал (ΔU) плоской вершины импульса и положительный выброс. Стремление увеличить τ_p приводит к необходимости выбирать конденсатор C_p большой емкости.

Если считать спад плоской вершины начальным участком экспоненты, т. е. линейным, то ΔU можно определить по скорости изменения экспоненты в исходной точке ($v = U_m/\tau_p$):

$$\Delta U = v t_h = U_m \frac{t_h}{\tau_p}; \Delta_p = \Delta U / U_m = t_h / \tau_p,$$

где ΔU и Δ_p — соответственно абсолютный и относительный спад плоской вершины.

Отсюда относительный спад плоской вершины импульса за счет конденсатора

$$\Delta_p = \frac{\Delta U}{U_m} = \frac{t_h}{\tau_p} = \frac{t_h}{C_p (R_K + R_h)} \quad (2.10)$$

ходная проводимость транзистора при коротком замыкании на входе).

За время действия импульса конденсатор C_p экспоненциально заряжается на ΔU , а напряжение на выходе $u_{\text{вых}} = u_k - u_c$ уменьшается. На рис. 2.5 показаны эпюры напряжений на элементах схемы (рис. 2.4, а).

С окончанием входного импульса напряжения u_k на коллекторе и $u_{\text{вых}}$ на выходе каскада скачком возрастают на величину U_m . В результате $u_{\text{вых}}$ получает положительный выброс ΔU . В дальнейшем конденсатор C_p разряжается до установившегося значения, а выброс на выходе спадает до нуля.

Для определения постоянной времени τ_p , с которой заряжается и разряжается конденсатор C_p , применим теорему Тевенена. Мысленно размыкая ветвь ab в точке z (рис. 2.4, б), получим

Можно считать, что приведенная формула справедлива при $\tau_p > 5t_h$.

Из выражения (2.10) емкость разделительного конденсатора

$$C_p \geq \frac{t_h}{\Delta_p (R_K + R_h)},$$

где Δ_p — относительный спад плоской вершины, выделенный при расчете на данную цепь.

Когда нагрузкой данного каскада является аналогичный транзисторный каскад, то под R_h следует понимать входное сопротивление последнего:

$$R_{\text{вх}2} = R_{ct} \parallel R_{\text{вхтр}},$$

где сопротивление в цепи базы второго транзистора, измеренное со стороны его входа,

$$R_{ct} = R_1 \parallel R_2 = R_1 R_2 / (R_1 + R_2),$$

а входное сопротивление транзистора

$$R_{\text{вхтр}} \approx 1/g_{11},$$

здесь g_{11} — входная проводимость транзистора при коротком замыкании на выходе.

Кроме конденсатора C_p скальвание вершины импульса вызывает и конденсатор C_β эмиттерной цепи транзистора. За время, пока на входе каскада действует, к примеру, отрицательный импульс, емкость C_β постепенно заряжается и напряжение между базой и эмиттером ($u_{\beta\beta} = u_{\text{вх}} - u_\beta$), управляющее током транзистора, становится менее отрицательным. Это вызывает уменьшение выходного напряжения, т. е. спад плоской вершины ΔU . Сказанное иллюстрируется временными диаграммами (рис. 2.6).

Величина относительного спада Δ_β за счет конденсатора C_β зависит от крутизны s изменения эмиттерного тока ($s \approx g_{21}$), емкости конденсатора C_β и длительности импульса t_h . Чем больше s , тем больше изменяется под действием входного импульса ток и тем больше успевает измениться за это время напряжение на конденсаторе C_β . С уменьшением C_β , а также при увеличении дли-




Рис. 2.6

тельности импульса это изменение напряжения становится больше.

Относительный спад плоской вершины импульса за счет конденсатора $C_{\text{Э}}$

$$\Delta_{\text{Э}} = \frac{t_{\text{и}}}{\tau_{\text{Э}}} = \frac{t_{\text{и}}(g_{21} + g_{11})}{C_{\text{Э}}}, \quad (2.11)$$

где g_{11} и g_{21} — параметры транзистора в данном каскаде.

Приведенная формула справедлива при $R_{\text{Э}} \gg t_{\text{и}}/(2C_{\text{Э}})$, что обычно выполняется.

Из выражения (2.11) емкость конденсатора

$$C_{\text{Э}} \geq \frac{t_{\text{и}}(g_{21} + g_{11})}{\Delta_{\text{Э}}},$$

где $\Delta_{\text{Э}}$ — относительный спад плоской вершины, выделенный на эту цепь.

Суммарное действие конденсаторов C_{p} и $C_{\text{Э}}$ вызывает спад $\Delta = \Delta_{\text{p}} + \Delta_{\text{Э}}$. Этот закон простого суммирования практически всегда справедлив.

Пример 2.2. Рассчитать каскад для усиления прямоугольных импульсов по следующим данным: а) коэффициент усиления $K_0 = 20$; б) время нарастания фронта импульса, добавляемое каскадом, $t_{\text{и}} \leq 0,1 \text{ мкс}$; в) сопротивление нагрузки $R_{\text{н}} = 2 \text{ кОм}$; г) емкость нагрузки $C_{\text{н}} = 40 \text{ пФ}$; д) длительность импульса $t_{\text{и}} = 100 \text{ мкс}$; е) относительный спад плоской вершины $\Delta \leq 0,05$.

1. Выбираем транзистор, удовлетворяющий условию

$$f_a \geq 3/t_{\text{и}}; f_a \geq 3/(0,1 \cdot 10^{-6}) = 30 \text{ МГц}.$$

Выбираем транзистор ГТ308А.

За исходную рабочую точку берем рекомендованную в справочнике. В соответствии с ним $f_a = 68 \text{ МГц}$, $\tau = 0,0064 \text{ мкс}$, $g_{21} = 34 \text{ мА/В}$, $C_{\text{К}} = 5 \text{ пФ}$, $r_{\text{Б}} = 80 \text{ Ом}$, $g_{22} = 130 \text{ мкСим} = 130 \cdot 10^{-6} \text{ 1/Ом}$, $g_{11} = 0,002 \text{ Сим} = 2 \cdot 10^{-3} \text{ 1/Ом}$.

2. Определяем сопротивление резистора $R_{\text{К}}$:

$$K_0 = g_{21} R_{\text{К}},$$

где

$$R_{\text{К}} = \frac{1}{1/R_{\text{К}} + 1/R_{\text{н}} + g_{22}},$$

отсюда после простых преобразований получаем

$$R_{\text{К}} = \frac{K_0}{g_{21} - K_0(1/R_{\text{н}} + g_{22})};$$

$$R_{\text{К}} = \frac{20}{34 \cdot 10^{-3} - 20[1/(2 \cdot 10^3) + 130 \cdot 10^{-6}]} = 0,93 \cdot 10^3 \text{ Ом.}$$

С некоторым запасом принимаем по ГОСТу $R_{\text{К}} = 1 \text{ кОм}$.

3. Определяем время нарастания фронта импульса, добавляемое каскадом:

$$t_{\text{и}} = 2,2(\tau + \tau_i + \tau_{\text{н}}); \tau_i = C_{\text{К}} R_{\text{К}} (1 + g_{21} r_{\text{Б}});$$

$$\tau_{\text{н}} = C_{\text{н}} R_{\text{н}}; R_{\text{н}} = 1/(1/R_{\text{К}} + 1/R_{\text{н}} + g_{22});$$

$$R_{\text{н}} = 1/[1/(1 \cdot 10^3) + 1/(2 \cdot 10^3) + 130 \cdot 10^{-6}]; R_{\text{н}} = 0,613 \text{ кОм.}$$

$$\tau_i = 5 \cdot 10^{-12} \cdot 0,613 \cdot 10^3 (1 + 34 \cdot 10^{-3} \cdot 80) = 0,0114 \text{ мкс,}$$

$$\tau_{\text{н}} = 40 \cdot 10^{-12} \cdot 0,613 \cdot 10^3 = 0,0245 \text{ мкс,}$$

$$t_{\text{и}} = 2,2 (0,0064 + 0,0114 + 0,0245) \cdot 10^{-6} \approx 0,093 \text{ мкс} < 0,1 \text{ мкс.}$$

Таким образом, выбранный транзистор обеспечивает требуемые коэффициент усиления K_0 и время нарастания фронта импульса $t_{\text{и}}$.

Обеспечение положения исходной рабочей точки и его стабилизация показаны в примере 2.1.

4. Определяем емкости конденсаторов C_{p} и $C_{\text{Э}}$.

Распределим заданный спад плоской вершины импульса следующим образом: $\Delta_{\text{p}} = 0,01$; $\Delta_{\text{Э}} = 0,04$. Тогда емкости конденсаторов

$$C_{\text{p}} \geq \frac{t_{\text{и}}}{\Delta_{\text{p}}(R_{\text{К}} + R_{\text{н}})}; C_{\text{p}} \geq \frac{100 \cdot 10^{-6}}{0,01 (1+2) \cdot 10^3} = 3,3 \text{ мкФ};$$

$$C_{\text{Э}} \geq \frac{(g_{21} + g_{11}) t_{\text{и}}}{\Delta_{\text{Э}}}; C_{\text{Э}} \geq \frac{(34 \cdot 10^{-3} + 2 \cdot 10^{-3}) \cdot 100 \cdot 10^{-6}}{0,04} = 90 \text{ мкФ}.$$

Выбираем по ГОСТу $C_{\text{p}} = 3,3 \text{ мкФ}$, $C_{\text{Э}} = 100 \text{ мкФ}$.

Если емкость нагрузки $C_{\text{н}} = 0$ (каскад работает на активное сопротивление $R_{\text{н}}$), то расчет сохраняется, за исключением п. 3. В данном случае $t_{\text{и}} = 2,2 (\tau + \tau_i)$.

Если нагрузка каскада чисто емкостная ($R_{\text{н}} = \infty$), то изменяется значение R_0 :

$$R_0 = \frac{1}{1/R_{\text{К}} + g_{22}} = \frac{R_{\text{К}}}{1 + g_{22} R_{\text{К}}}.$$

Пример 2.3. Рассчитать каскад на транзисторе ГТ308А для усиления прямоугольных импульсов по следующим данным: а) коэффициент усиления $K_0 = 12$; б) время нарастания фронта импульса, добавляемое каскадом, $t_{\text{и}} \leq 0,15 \text{ мкс}$; в) нагрузка — идентичный каскад.

За исходную рабочую точку принимаем рекомендованную в справочнике:

$$g_{21} = 0,002 \text{ 1/Ом}; g_{22} = 34 \text{ мА/В}; \tau = 0,0064 \text{ мкс};$$

$$r_{\text{Б}} = 80 \text{ Ом}, C_{\text{К}} = 5 \text{ пФ}.$$

1. Определяем сопротивление резистора $R_{\text{К}}$, при котором усиление не меньше требуемого:

$$K_0 = g_{21} R_{\text{К}}, R_0 = R_{\text{К}} \parallel R_{\text{ст}} \parallel 1/g_{21},$$

где g_{21} и $R_{\text{ст}}$ относятся к последующему каскаду.

2. Отсюда после несложных преобразований находим

$$R_{\text{К}} = 1/(1/R_0 - 1/R_{\text{ст}} - g_{21}),$$

где

$$R_0 = K_0/g_{21} = 12/(34 \cdot 10^{-3}) \approx 352 \text{ Ом.}$$

Принимаем сопротивление схемы стабилизации (расчет ее дан в примере 2.1) $R_{\text{ст}} = 4 \text{ кОм}$.

Тогда $R_{\text{К}} = 1/[1/352 - 1/(4 \cdot 10^3) - 0,002] = 1,7 \text{ кОм}$. Выбираем по ГОСТу $R_{\text{К}} = 1,8 \text{ кОм}$.

3. Определяем время нарастания фронта импульса, добавляемое каскадом:

$t_{\text{в}} = 2,2 [\tau_i + \tau_s + \tau (1 - g_{11}R_0 + R_0/r_B)]$, где $\tau_i = (1 + g_{21}r_B) C_K R_0$; $\tau_s = K_0 C_K R_0$; $\tau = (1 + 34 \cdot 10^{-3} \cdot 80) \cdot 5 \cdot 10^{-12} \cdot 352 = 0,0063$ мкс; $\tau_s = 12 \cdot 5 \cdot 10^{-12} \cdot 352 = 0,02$ мкс; $t_{\text{в}} = 2,2 [0,0063 \cdot 10^{-6} + 0,02 \cdot 10^{-6} + 0,0064 \cdot 10^{-6} \cdot (1 - 0,002 \cdot 352 + 352/80)] \approx 0,12$ мкс, что меньше заданного.

§ 2.4. КОРРЕКТИРОВАННЫЙ ТРАНЗИСТОРНЫЙ УСИЛИТЕЛЬ

В таком усилителе имеются элементы, корректирующие искажения формы импульса.

Параллельная индуктивная коррекция фронта импульса. Коррекцию фронта импульса иначе называют коррекцией в области верхних частот.

В каскадах на дискретных (отдельных) компонентах из-за простоты и легкости регулировки наиболее распространена схема с параллельной коррекцией (рис. 2.7, а). Ее название объясняется тем, что корректирующая индуктивность L включена параллельно емкости нагрузки C_B . В этом легко убедиться составив эквивалентную схему каскада (рис. 2.7, б).

Покажем, что действие индуктивности L уменьшает влияние емкости нагрузки. Как и в некорректированном усилителе, начальный ток заряда C_B равен полному выходному току I_m , так как в первый момент емкость C_B представляет собой короткозамкнутый участок цепи. Поэтому начальная скорость заряда C_B в корректированном и некорректированном каскадах одинакова:

$$v = U_m / \tau_B,$$

где U_m — начальный скачок напряжения на входе цепи, содержащей емкость C_B ; τ_B — постоянная времени цепи в области верхних частот.

Но в усилителе без коррекции зарядный ток и, следовательно, скорость заряда C_B быстро спадают, в то время как в схеме с коррекцией индуктивность L , препятствуя нарастанию тока в ветви LR_K , способствует медленному убыванию тока заряда. Это при-




Рис. 2.7

водит к более быстрому заряду C_B и к уменьшению длительности фронта выходного импульса.

Чем больше L , тем больше проявляется этот эффект. Однако очевидно, что никаким увеличением L нельзя добиться начального тока заряда емкости C_B , большего I_m .

Если бы ток заряда оставался неизменным, т. е. скорость заряда сохранялась бы постоянной, то фронт импульса нарастал бы линейно и его длительность (при идеальном входном импульсе) составила бы

$$t_{\phi} = \frac{0,9 U_{m\text{вых}} - 0,1 U_{m\text{вых}}}{v} = \frac{0,8 U_{m\text{вых}}}{U_{m\text{вых}} / \tau_B} = 0,8 \tau_B,$$

что меньше длительности фронта в некорректированном усилителе ($t_{\phi} = 2,2 \tau_B$) в 2,75 раза. Это является предельным выигрышем в уменьшении длительности фронта и увеличении добротности каскада с параллельной коррекцией. Однако такой выигрыш получить нельзя, так как со временем все большая часть тока генератора ответвляется через ветвь LR_K и скорость заряда емкости C_B уменьшается.

Чем больше L , т. е. чем выше добротность Q контура $LC_B R_K$ [$Q = \sqrt{L/(C_B R_K^2)}$], тем меньше длительность фронта импульса.

Значение L выбирают так, чтобы контур $LC_B R_K$ не обладал большой добротностью. В противном случае при появлении и окончании каждого импульса в этом контуре будут ударно возбуждаться затухающие колебания. Накладываясь на выходной импульс, они создадут ряд выбросов (рис. 2.7, в). Обычно добротность контура не делают больше 0,8—0,9. При этом увеличение добротности усилителя при данном способе коррекции не превышает в большинстве случаев 1,5—1,7.

Величина выброса U_b зависит не только от корректирующей индуктивности и нагрузки, но и от типа применяемого транзистора (от его постоянных времени).

Выигрыши в добротности, получаемый за счет коррекции, можно реализовать по-разному. Так, увеличение добротности каскада может целиком пойти на уменьшение длительности t_{ϕ} фронта импульса. Увеличивая в корректированном каскаде сопротивление резистора R_K , можно оставить t_{ϕ} прежним, но весь выигрыш обратить на усиление. Наконец, за счет увеличения добротности можно частично повысить коэффициент усиления и уменьшить длительность фронта импульса.

Эмиттерная коррекция фронта импульса. Эмиттерная коррекция (рис. 2.8, а) осуществляется за счет отрицательной обратной связи, которая начинает проявляться при формировании плоской вершины импульса.

Под воздействием фронта входного импульса выходное напряжение круто нарастает, стремясь к высокому уровню $K_1 U_{\text{вых}}$




Рис. 2.8

нем практически не изменялось на фронте входного импульса. При этом на фронте импульса потенциал эмиттера остается постоянным — все напряжение, действующее на входе каскада, оказывается приложенным между базой и эмиттером, коллекторный ток резко изменяется, а выходное напряжение стремится к уровню $K_1 U_{\text{вх}}$. В начале плоской вершины входного импульса конденсатор C'_3 уже полностью заряжен — напряжение между базой и эмиттером снижается, а выходное напряжение устанавливается на уровне $K_2 U_{\text{вх}}$.

Цепь $R_3 C_3$, как обычно, стабилизирует положение исходной рабочей точки. Конденсатор C_3 имеет настолько большую емкость, что напряжение на нем за время формирования импульса не успевает измениться. Поэтому на работу корректирующей цепи $R'_3 C'_3$ он влияния не оказывает.

Изменение потенциала коллектора u_K в соответствии с кривой 2 (рис. 2.8, б) происходит только в том случае, если емкость конденсатора C'_3 лежит в определенных пределах. При малой емкости конденсатора напряжение на нем начинает заметно нарастать уже на фронте импульса, т. е. отрицательная обратная связь вводится фактически с момента появления входного воздействия. Поэтому коэффициент усиления оказывается одинаковым на всех участках импульса и хотя длительность фронта уменьшается, но меньше, чем усиление; выигрыш в добротности отсутствует.

При большом значении C'_3 отрицательная обратная связь вступает в действие с существенным запаздыванием, за время которого фронт импульса нарастает выше уровня, который определяется коэффициентом усиления при обратной связи, — на фронте импульса появляется выброс (кривая 3 на рис. 2.8, б). Это ограничивает возможный выигрыш в добротности; по сравнению с некорректированным каскадом она получается обычно только на 25—30% больше.

(кривая 1 на рис. 2.8, б), но за счет снижения усиления благодаря обратной связи устанавливается на более низком уровне $K_2 U_{\text{вх}}$ (кривая 2). Так уменьшается длительность фронта.

Описанное действие отрицательной обратной связи обеспечивается резистором R'_3 и конденсатором C'_3 (рис. 2.8, а). Емкость последнего выбирают с таким расчетом, чтобы напряжение на

Коррекция плоской вершины импульса. Коррекцию плоской вершины импульса иначе называют коррекцией в области низких частот.

На рис. 2.9, а изображена схема усилителя с коррекцией плоской вершины за счет цепи $C_{\text{кор}} R_{\text{кор}}$. Рассмотрим работу такой цепи, предполагая вначале, что искажение плоской вершины обусловливается только переходным конденсатором C_p .

Пусть на вход каскада воздействует отрицательный входной импульс. При этом ток транзистора увеличивается на ΔI_K ($I_K = I_{0K} + \Delta I_K$) и часть его (ΔI_K) замыкается через конденсатор $C_{\text{кор}}$, соединяя его верхней обкладке (рис. 2.9, а) положительный заряд. В результате напряжения на конденсаторе $C_{\text{кор}}$ ($u_{C_{\text{кор}}}$) и коллекторе транзистора (u_K) становятся менее отрицательными (рис. 2.9, б).

Вследствие повышения u_K конденсатор C_p разряжается и напряжение на нем u_{C_p} становится тоже менее отрицательным (кривая u_{C_p} на рис. 2.9, б).

Если указанные повышения напряжений u_K и u_{C_p} одинаковы, то напряжение на выходе $u_{\text{вых}} = u_K - u_{C_p}$ после скачка будет постоянным.

Действие корректирующей цепи $C_{\text{кор}} R_{\text{кор}}$ можно также объяснить рассматривая импульсную последовательность как совокупность гармоник разных частот. Конденсатор $C_{\text{кор}}$ выбирают относительно большой емкости, с тем чтобы его сопротивление было значительным только на низких частотах. На них он не шунтирует резистор $R_{\text{кор}}$, и коллекторная нагрузка составляет суммой резисторов $R_K + R_{\text{кор}}$. На средних и тем более верхних частотах сопротивление конденсатора $C_{\text{кор}}$ мало, и он шунтирует резистор $R_{\text{кор}}$ — нагрузкой в цепи коллектора является, по существу, только резистор R_K . Таким образом обеспечивается большее усиление на низких частотах (составляющих плоскую вершину импульса), что компенсирует падение напряжения этих частот на переходном конденсаторе C_p .

Покажем, что на всем протяжении плоской вершины полная коррекция не происходит. Предположим, что на выходе схемы формируется идеальный импульс положительной полярности, который за счет коррекции имеет абсолютно плоскую вершину.




Рис. 2.9

В этом случае ток, проходящий через резистор R_a и конденсатор C_p (рис. 2.9, а), в течение всей длительности t_a импульса должен оставаться неизменным: $I = U_{\text{вых}}/R_a$.

Тогда заряд, который ток I дополнительно сообщает конденсатору C_p , и, следовательно, напряжение на нем будут нарастать во времени линейно:

$$\Delta q = I t_a \text{ и } \Delta u = \frac{\Delta q}{C_p} = \frac{I}{C_p} t_a.$$

Чтобы при этом напряжение на выходе схемы за время t_a не менялось, напряжение на коллекторе транзистора должно увеличиваться по тому же закону. Однако увеличение потенциала коллектора при наличии цепи $C_{\text{кор}} R_{\text{кор}}$ происходит экспоненциально, т. е. с убывающей скоростью. За счет этого полная коррекция получается лишь на начальном участке экспоненты, который только в первом приближении можно считать линейным. Чем длительнее импульс, тем больше за время его действия уменьшится скорость экспоненциального изменения и тем менее полной окажется коррекция вершины.

Перейдем к количественной оценке этого вида коррекции. Начальная скорость нарастания напряжения на конденсаторе C_p

$$v = U_m/\tau_p,$$

где U_m — начальный скачок напряжения на входе цепи, содержащей C_p ; τ_p — постоянная времени цепи.

Так как зарядка (или разрядка) конденсаторов $C_{\text{кор}}$ и C_p происходит под действием одного и того же скачка напряжения на коллекторе, то их скорости будут одинаковы при равенстве постоянных времени $\tau_{\text{кор}}$ и τ_p .

Постоянные времени, когда нагрузкой данного каскада является такой же транзисторный каскад, соответственно равны

$$\tau_p = C_p \left(R_{K1} + \frac{R_{ct2}}{1 + g_{11} R_{ct2}} \right), \quad (2.12)$$

$$\tau_{\text{кор}} = C_{\text{кор}} R_{K1} \left(1 + g_{11} R_{K1} + \frac{R_{K1}}{R_{ct2}} \right), \quad (2.13)$$

где g_{11} и R_{ct2} относится к последующему каскаду.

Относительный подъем вершины за счет $C_{\text{кор}} R_{\text{кор}}$

$$\Delta_{\text{кор}} = t_a/\tau_{\text{кор}}. \quad (2.14)$$

Это выражение справедливо при $R_{\text{кор}} \gg t_a/(2C_{\text{кор}})$, что обычно выполняется.

Отсутствие полной коррекции в течение всего времени формирования плоской вершины импульса приводит к тому, что и

при $\tau_{\text{кор}} = \tau_p$ происходит скальвание вершины. Относительное значение этого спада обратно пропорционально τ_p и $R_{\text{кор}}$. Однако увеличение $R_{\text{кор}}$ приводит к необходимости повышать напряжение источника питания E_K , что зачастую невозможно, а увеличение τ_p из-за относительно малой величины сопротивлений, входящих в выражение (2.12), сводится к выбору конденсатора C_p большой емкости, что имеет предел.

Условие полной коррекции на начальном участке с учетом действия конденсатора C_3 имеет вид

$$\Delta_{\text{кор}} = \Delta_p + \Delta_3, \quad (2.15)$$

где $\Delta_{\text{кор}}$, Δ_p , Δ_3 (если нагрузкой данного каскада является тоже транзисторный каскад) определяются по (2.14), (2.10), (2.11). Из условия (2.15) можно найти емкость конденсатора $C_{\text{кор}}$, используя выражения (2.14) и (2.13).

Если по техническим условиям допустим некоторый завал плоской вершины ($\Delta_{\text{доп}}$), то $C_{\text{кор}}$ выбирается с таким расчетом, чтобы при данных конденсаторах C_p и C_3 обеспечить ее подъем, компенсирующий спад только до величины $\Delta_{\text{доп}}$:

$$\Delta_{\text{доп}} = \Delta_{C_p} + \Delta_{C_3} - \Delta_{C_{\text{кор}}}.$$

За счет коррекции, оставляя результирующий спад вершины ($\Delta_{\text{доп}}$) неизменным, можно увеличить спад Δ_p и Δ_3 , т. е. выбрать емкости конденсаторов C_p и C_3 меньшими.

Рассмотрим, как суммируются и корректируются искажения в многокаскадном усилителе. Известно, что такой усилитель используют, когда один каскад не обеспечивает требуемого усиления:

$$K_{\text{общ}} = K_1 K_2 K_3 \dots,$$

где K_1, K_2, \dots — коэффициент усиления первого, второго, ... каскадов.

Время нарастания импульса, добавляемое n -каскадным усилителем, можно приближенно определить по формуле

$$t_{\text{общ}} = \sqrt{t_{\text{n1}}^2 + t_{\text{n2}}^2 + \dots + t_{\text{nn}}^2}, \quad (2.16)$$

где t_{nn} — время нарастания импульса, добавляемое n -м каскадом.

В соответствии с этим выражением в многокаскадном усилителе суммируются искажения фронта, вносимые каждым каскадом. Заметим, что такое суммирование справедливо, если выброс в каждом каскаде не превышает 4%.

Если считать, что на вход усилителя поступает прямоугольный импульс идеальной формы, то $t_{\text{общ}}$ представляет собой длительность фронта выходного импульса

$$t_{\text{общ}} = t_{\phi\text{общ}} = \sqrt{t_{\text{n1}}^2 + t_{\text{n2}}^2 + \dots + t_{\text{nn}}^2}.$$

Добротность всего усилителя

$$D = \frac{K_{\text{общ}}}{t_{\text{общ}}} = \frac{K_1 K_2 \dots K_n}{\sqrt{t_{n1}^2 + t_{n2}^2 + \dots + t_{nn}^2}}.$$

Обычно $K_{\text{общ}}$ задается. Тогда максимальная добротность усилителя получается при $t_{n1} = t_{n2} = \dots = t_{nn} = t_n$.

Следовательно, наиболее целесообразно время нарастания фронта $t_{\text{общ}}$, заданное на весь усилитель, распределять между его каскадами поровну. В этом случае на каждый каскад с учетом выражения (2.16) следует выделить время нарастания

$$t_n = t_{\text{общ}} / \sqrt{n}. \quad (2.17)$$

Если взять $t_{n1} \neq t_{n2} \neq t_{n3} \neq \dots \neq t_{nn}$, но чтобы результирующее время нарастания $\sqrt{t_{n1}^2 + t_{n2}^2 + \dots + t_{nn}^2}$ соответствовало заданному, то общий коэффициент усиления будет меньше, чем в случае оптимального распределения t_n (когда $t_{n1} = t_{n2} = t_{n3} = \dots = t_{nn}$). Однако точное выполнение условия (2.17) не является строго обязательным. Разница во времени нарастания, добавляемом каскадами, может составлять 20%. При этом коэффициент усиления по сравнению с оптимальным уменьшится незначительно.

Чем больше значение $t_{\text{общ}}$, заданное на весь усилитель, тем большее допустимое значение t_n на каждый каскад и, следовательно, тем больший коэффициент усиления может обеспечить на данном усилительном элементе каждый каскад и усилитель в целом.

Реальный входной импульс имеет фронты определенной длительности $t_{\text{фых}}$. Чтобы обеспечить заданную длительность фронтов выходного импульса $t_{\text{вых}}$, время нарастания, добавляемое усилителем, не должно превышать значения

$$t_{\text{общ}} = \sqrt{t_{\text{вых}}^2 - t_{\text{фых}}^2}.$$

Результирующий выброс в корректированном усилителе, составленном из однотипных каскадов, зависит от значения выброса в каждом каскаде.

При параллельной индуктивной коррекции и выбросе в каждом каскаде $\delta < 1,2\%$ результирующий выброс меньше этой величины. При $\delta = 1,2\%$ результирующий выброс не зависит от числа каскадов (критический выброс).

Если выброс, обусловленный каждым каскадом, превышает критический, то результирующий выброс зависит от корректирующих индуктивностей, числа каскадов и их параметров.

Результирующий спад плоской вершины импульса равен сумме спадов отдельных каскадов: $\Delta_{\text{рез}} = \Delta_1 + \Delta_2 + \dots + \Delta_n$, если $\Delta_{\text{рез}}$ не превосходит 20%. Это соотношение следует иметь в виду

при распределении $\Delta_{\text{рез}}$, заданном на весь усилитель, между его каскадами.

Если в усилителе применяется коррекция плоской вершины импульса, то полный спад (подъем) вершины

$$\Delta = \Delta_1 + \Delta_2 + \dots - (\Delta_{\text{кор1}} + \Delta_{\text{кор2}} + \dots),$$

где $\Delta_1 + \Delta_2 + \dots + \Delta_n$ — спад плоской вершины, обусловленный цепями, содержащими емкости C_p и $C_{\text{Э}}$; $\Delta_{\text{кор1}} + \Delta_{\text{кор2}} + \dots + \Delta_{\text{корn}}$ — подъем плоской вершины за счет коррекции в этих каскадах.

§ 2.5. ЭМИТЕРНЫЙ ПОВТОРИТЕЛЬ

В эмиттерном повторителе нагрузка сосредоточена в цепи эмиттера (рис. 2.10, а).

В каскаде действует 100%-ная отрицательная обратная связь. Разница между входным и выходным напряжениями равна напряжению на открытом эмиттерном переходе, т. е. весьма мала. Поэтому выходное напряжение по значению и фазе достаточно близко совпадает с входным напряжением, что и обусловило название каскада.

По переменному току коллектор транзистора через источник питания с небольшим внутренним сопротивлением соединен с «землей», следовательно, коллектор является точкой, общей для входных и выходных зажимов. Поэтому эмиттерный повторитель иногда называют каскадом с общим коллектором.

Напомним, что каскад с коллекторной нагрузкой по аналогичным соображениям называют каскадом с общим эмиттером.

Эмиттерный повторитель при синусоидальном воздействии. Рассмотрим вначале параметры эмиттерного повторителя при синусоидальном напряжении на средних частотах. Это позволяет использовать для анализа упрощенную эквивалентную схему (рис. 2.10, б) и не считаться с емкостью нагрузки.

При изложении импульсного режима повторителя будут показаны специфические изменения, которые претерпевают некоторые из этих параметров.

Входное сопротивление. Активную составляющую входного сопротивления каскада (без учета делителя $R1-R2$) можно определить из схемы рис. 2.10, б.




Рис. 2.10

По закону Кирхгофа, напряжение U , приложенное к точкам 1 и 2,

$$U = I_B r_B + I_E (r_E + R_E) = I_B r_B + I_B (\beta + 1) (r_E + R_E), \quad (2.18)$$

$$R_{\text{вх}} = U/I_B = r_B + (r_E + R_E) (\beta + 1).$$

Пренебрегая r_B и r_E по сравнению с R_E (это обычно всегда можно сделать), получим

$$R_{\text{вх}} \approx R_E \beta. \quad (2.19)$$

Если, например, $R_E = 2$ кОм, а $\beta = 40$, то $R_{\text{вх}} \approx 80$ кОм.

Благодаря значительному входному сопротивлению транзистора эмиттерный повторитель практически не нагружает предыдущий каскад. Это важно, так как транзисторные каскады с общим эмиттером и тем более с общей базой имеют небольшое входное сопротивление.

Входное сопротивление каскада уменьшается за счет того, что со стороны входа параллельно транзистору включен каждый из резисторов R_1 и R_2 , сопротивления которых для надлежащей стабилизации режима не должны быть большими. С учетом делителя входное сопротивление каскада

$$R'_{\text{вх}} = R_{\text{вх}} \parallel R_1 \parallel R_2,$$

где $R_{\text{вх}}$ определяют из выражения (2.19).

Для учета нагрузки R_n вместо R_E в (2.19) должно быть подставлено $R_E \parallel R_n = R_E R_n / (R_E + R_n)$.

В дальнейшем под R_E будем подразумевать активное сопротивление в цепи эмиттера переменному току.

Не следует думать, что, увеличивая R_E , можно беспрепятственно увеличивать $R_{\text{вх}}$. Это сопротивление всегда будет меньше сопротивления коллекторного перехода r_K , которое в данном случае (рис. 2.10, б) включено параллельно цепи эмиттера $r_E - R_E$. В выражении (2.18) это не учитывается.

Динамическую входную емкость эмиттерного повторителя при активной нагрузке можно приблизенно найти из выражения

$$C_{\text{вх дин}} \approx \frac{1}{2\pi f_a (R_E + r_E)} + C_K.$$

С увеличением сопротивления R_E емкость $C_{\text{вх дин}}$ стремится к значению C_K .

Если повторитель собран, к примеру, на транзисторе с параметрами $f_a = 72$ МГц, $r_E = 5$ Ом, $C_K = 5$ пФ и $R_E = 1$ кОм, то

$$C_{\text{вх дин}} \approx \frac{1}{6,28 \cdot 72 \cdot 10^6 (1 \cdot 10^3 + 5)} + 5 \cdot 10^{-12} = 7 \text{ пФ.}$$

При этом первое слагаемое, выражющее емкость C_E в эмиттерном повторителе, в 200 раз меньше аналогичной емкости в каскаде с коллекторной нагрузкой, транзистор которого имеет такие же параметры f_a и r_E .

Коэффициент передачи по напряжению. Значение $U_{\text{вых}}$ всегда меньше $U_{\text{вх}}$ и не может быть равно ему, так как при этом напряжение $U_{\text{БЭ}} = U_{\text{вх}} - U_{\text{вых}}$ обратилось бы в нуль и изменение коллекторного тока прекратилось.

Поэтому повторитель имеет смысл характеризовать не коэффициентом усиления, а коэффициентом передачи напряжения, понимая под этим

$$K = (U_{\text{вых}}/U_{\text{вх}}) < 1, \quad K = U_{\text{вых}}/U_{\text{вх}} = I_E R_E / (I_B R_{\text{вх}}).$$

Так как

$$I_E = I_B + I_K = I_B + \beta I_B = I_B (\beta + 1);$$

$$R_{\text{вх}} = r_B + (R_E + r_E) (\beta + 1),$$

то

$$K = \frac{I_B (\beta + 1) R_E}{I_B [r_B + (r_E + R_E) (\beta + 1)]} = \frac{R_E (\beta + 1)}{r_B + (r_E + R_E) (\beta + 1)} = \frac{R_E}{r_E + R_E + \frac{r_B}{\beta + 1}}.$$

Так как $\beta \gg 1$, то $K \approx R_E / (r_E + R_E)$.

Это значение весьма близко к единице. Так, при $R_E = 2$ кОм и $r_E = 20$ Ом

$$K \approx \frac{2 \cdot 10^3}{20 + 2 \cdot 10^3} = 0,99.$$

Коэффициент усиления по току. Его значение много больше единицы:

$$K_i = I_{\text{вых}}/I_{\text{вх}} = I_E/I_{\text{вх}}.$$

С учетом того, что сопротивление $R_{\text{ct}} = R_1 \parallel R_2$ включено параллельно входному сопротивлению $R_{\text{вх}}$ транзистора, ток базы (рис. 2.10, а)

$$I_B = I_{\text{вх}} R_{\text{ct}} / (R_{\text{ct}} + R_{\text{вх}}),$$

откуда

$$I_{\text{вх}} = I_B \frac{R_{\text{ct}} + R_{\text{вх}}}{R_{\text{ct}}}.$$

Поэтому

$$K_i = \frac{I_E}{I_B} \frac{R_{\text{ct}}}{R_{\text{ct}} + R_{\text{вх}}} = (\beta + 1) \frac{R_{\text{ct}}}{R_{\text{ct}} + R_{\text{вх}}}.$$

Если бы выполнялось неравенство $R_{\text{ct}} \gg R_{\text{вх}}$ (практически весь ток $I_{\text{вх}}$ проходил бы в цепь базы), то коэффициент усиления по току достигал бы максимального значения: $K_i = \beta + 1$.

Коэффициент усиления по мощности. Его значение много больше единицы:

$$K_P = \frac{P_{\text{вых}}}{P_{\text{вх}}} = \frac{U_{\text{вых}} I_{\text{вых}}}{U_{\text{вх}} I_{\text{вх}}} = K K_i.$$

Из приведенных выражений следует, что эмиттерный повторитель является усилителем тока и мощности. Последнее следует понимать в обычном смысле: мощность выходного сигнала превосходит мощность входного сигнала за счет энергии источника питания E_K .

Выходное сопротивление. Выходное сопротивление $R_{\text{вых}}$ дает представление о нагрузке, которую можно подключить к выходу каскада, не перегружая его. Выходное сопротивление — сопротивление со стороны выходных зажимов (3, 4 на рис. 2.10, б) при отключенной нагрузке R_n и $U_{\text{вх}} = 0$.

Из схемы рис. 2.10, б следует, что $R_{\text{вых}}$ составляется параллельно включенными R_E и частью схемы, содержащей r_E , r_B и R_T . Для определения влияния каждого из трех последних сопротивлений отключим резистор R_E и мысленно присоединим к зажимам 3, 4 генератор с напряжением U . Тогда, по закону Кирхгофа,

$$U = I_E r_E + I_B (r_B + R_T).$$

Имея в виду, что $I_B = I_E / (\beta + 1)$, получаем

$$U = I_E [r_E + (r_B + R_r)/(\beta + 1)].$$

Отсюда значение второй составляющей $R_{\text{вых}}$

$$U/I_E = r_E + (r_B + R_r)/(\beta + 1).$$

Таким образом, выходное сопротивление эмиттерного повторителя

$$R_{\text{вых}} = R_E \parallel [r_E + (r_B + R_r)/(\beta + 1)]. \quad (2.20)$$

Обычно вторая составляющая $R_{\text{вых}}$ значительно меньше первой и $R_r \gg r_B$, так что

$$R_{\text{вых}} \approx r_E + R_r/(\beta + 1),$$

где для схемы рис. 2.10, а $R_r = R_1 \parallel R_2 \parallel R_K$, а R_K — резистор в цепи коллектора предыдущего каскада.

Если, например, $r_E = 30 \text{ Ом}$, $R_r = 1 \text{ кОм}$ и $\beta = 40$, то $R_{\text{вых}} \approx 1 \cdot 10^3 / 41 + 30 \approx 55 \text{ Ом}$.

Учитывая соотношение величин членов, входящих в (2.20), можно получить простые выражения минимального и максимального значений $R_{\text{вых}}$. При $R_r \rightarrow 0$ $R_{\text{вых}} = R_{\text{вых,мин}} \approx r_E$, так как $r_E \ll R_E$. При $R_r \rightarrow \infty$ $R_{\text{вых}} = R_{\text{вых, макс}} \approx R_E$. Обычно R_r не превышает нескольких килоом.

Малое выходное сопротивление эмиттерного повторителя позволяет использовать его при работе на низкоомную нагрузку, а сочетание большого входного и малого выходного сопротивлений дает возможность применять повторитель как согласующий каскад.

Намеченное положение рабочей точки (при предварительно выбранном значении R_E) должно быть обеспечено только делителем в цепи базы.

В соответствии с рис. 2.10, а $U_B = E_K - (I_d + I_{B0}) R_1$, $U_B = U_{B0} + U_E$, где U_{B0} — начальное напряжение на эмиттерном переходе, а ток делителя I_d в γ раз больше начального тока базы I_{B0} (обычно $\gamma = 2 \div 5$):

$$I_d = E_K / (R_1 + R_2) = \gamma I_{B0}.$$

Из приведенных выражений легко определить

$$R_1 = (E_K - U_B) / (\gamma + 1) I_{B0}; \quad R_2 = E_K / (\gamma I_{B0}) - R_1,$$

где U_B — абсолютное значение потенциала базы относительно «земли», приблизительно равное напряжению U_E на резисторе R_E .

Эмиттерный повторитель при импульсном воздействии. Если на вход эмиттерного повторителя подать отрицательный импульс, то емкость нагрузки C_n (рис. 2.10, а) будет быстро заряжаться через весьма малое выходное сопротивление $R_{\text{вых}}$ каскада, так что передний фронт выходного импульса будет иметь небольшую длительность.

После прекращения воздействия входного импульса потенциал эмиттера — за счет заряженной емкости C_n — может оказаться более отрицательным, чем базы, и транзистор запрется. В этом случае разрядка емкости происходит через $R_E \gg R_{\text{вых}}$ и длительность заднего фронта выходного импульса значительно больше, чем переднего. Даже если транзистор в рассмотренном случае полностью не запрется, то за счет меньшего тока разрядки емкости C_n будет более медленной, чем зарядка.

При использовании транзистора типа $n-p-n$ получается обратная картина: длительность положительного фронта оказывается меньше длительности отрицательного.

Чтобы оба фронта выходного импульса имели одинаковую длительность, применяют эмиттерный повторитель на двух транзисторах: $p-n-p$ - и $n-p-n$ -проводимости (рис. 2.11).

За счет инерционности транзистора напряжение на выходе эмиттерного повторителя не может нарастать мгновенно, даже если на входе действует идеальный скачок и емкость нагрузки $C_n = 0$. Длительность фронта выходного импульса при $C_n = 0$ можно оценить с помощью формулы

$$t_\phi \approx 2,2 \left(\tau_\beta + \frac{\omega_\alpha}{\omega_\beta} C_K R_E \right) \frac{R_r}{R_r + \beta R_E},$$

где $\omega_\alpha = 2\pi f_\alpha$ — круговая частота, на которой коэффициент α передачи тока эмиттера изменяется по сравнению с низкочастотным значением в $\sqrt{2}$ раз; $\omega_\beta = 2\pi f_\beta$ — круговая частота, на которой аналогично уменьшается коэффициент β усиления тока базы; $\tau_\beta = 1/\omega_\beta$ — постоянная времени транзистора в схеме с общим эмиттером при $R_K = 0$.

Отсюда следует, что t_ϕ тем меньше, чем больше f_β , меньше C_K и меньше R_r . Пусть, например, $f_\alpha = 72 \text{ МГц}$, $C_K = 5 \text{ пФ}$, $R_E = 1 \text{ кОм}$, $\beta = 100$, $R_r = 1 \text{ кОм}$, $r_E = 5 \text{ Ом}$.

Считая, что $f_\beta = f_\alpha / \beta$, предыдущее выражение можно записать в более простой форме:

$$t_\phi \approx 2,2 (\tau_\beta + \beta C_K R_E) \frac{R_E}{R_r + \beta R_E}.$$

Подставляя сюда числовые значения и имея в виду

$$\tau_\beta \approx \frac{1}{\omega_\beta} \approx \frac{\beta}{\omega_\alpha} = \frac{100}{2\pi \cdot 72 \cdot 10^6} = 0,22 \text{ мкс},$$

получаем

$$t_\phi \approx 2,2 (0,22 \cdot 10^{-6} + 100 \cdot 5 \cdot 10^{-12} \cdot 1 \cdot 10^3) \frac{1 \cdot 10^3}{1 \cdot 10^3 + 100 \cdot 10^3} \approx 0,015 \text{ мкс},$$

что существенно меньше, чем дает каскад на таком же транзисторе с коллекторной нагрузкой $R_K = 1 \text{ кОм}$.




Рис. 2.11

§ 2.6. ИНТЕГРАЛЬНЫЕ УСИЛИТЕЛИ

В виде интегральных микросхем выпускают различные типы усилителей, а также разнообразные элементы и узлы, имеющие как самостоятельное применение, так и входящие в состав более сложных устройств.

Интегральная технология не позволяет получать большие емкости. Поэтому для расширения полосы пропускания в сторону низких частот интегральные усилители (ИУ) выполняют с непосредственными связями между каскадами. При таких связях начинает сказываться дрейф (уход) нуля — изменение выходного напряжения при неизменном (в частности, нулевом) напряжении на входе. Во времени напряжение дрейфа имеет вид монотонной кривой, на которую накладываются беспорядочные колебания.

В результате дрейфа нуля исходный режим каскада может настолько измениться, что его работоспособность полностью нарушится. Кроме того, дрейф нуля неотличим от усиленного сигнала и может вызвать срабатывание устройства, подключенного к выходу усилителя.

Причиной дрейфа нуля является изменение температуры, колебание напряжения питания, старение элементов схемы. В транзисторных каскадах микросхем изменение температуры приводит к изменениям обратного тока коллектора, коэффициента усиления по току и напряжения на эмиттерном переходе; последнее особенно влияет на дрейф нуля.

Напряжение дрейфа является низкочастотным и в усилителе с емкостной связью между каскадами выделяется на переходных конденсаторах, т. е. не попадает на выход. В усилителе с непосредственной связью напряжение дрейфа последовательно усиливается каждым каскадом. Поэтому особенно опасен дрейф в первом каскаде.

В каскаде с общим эмиттером дрейф можно уменьшить за счет установки резистора R_3 в цепь эмиттера. Однако при этом усиление снижается больше, чем уменьшается дрейф. Если резистор R_3 выбрать весьма большого сопротивления, обеспечивающего практически постоянный ток в цепи транзистора, то температурный дрейф можно свести к нулю, но усиления сигнала при этом не будет.

Оптимальное решение удается получить с помощью дифференциального каскада, присутствующего во многих структурах интегральных усилителей.

Дифференциальный усилитель. На рис. 2.12 приведена упрощенная схема такого усилителя. В общей цепи эмиттеров установлен генератор стабильного тока (ГСТ), создающий неизменный (в первом приближении) ток i_3 . Так как по расположению оба плеча усилителя находятся в одинаковых условиях и являются практически идентичными (формируются в едином технологи-




Рис. 2.12




Рис. 2.13

ческом процессе *), то их реакция на дестабилизирующие факторы (например, на изменения температуры) одинакова, т. е. токи обоих плеч должны одинаково увеличиваться или уменьшаться. Но это не может произойти, так как сумма токов плеч (равная току ГСТ) должна оставаться постоянной. Реально приведенные условия точно не выполняются, однако даже при этом дрейф нуля в дифференциальном усилителе резко снижается.

Усиление сигналов со входов Bx_1 и Bx_2 связано с изменением токов i_{k1} и i_{k2} через резисторы R_{k1} и R_{k2} . Из сказанного ясно, что при таком изменении сумма токов $i_{k1} + i_{k2}$ должна оставаться постоянной. Отсюда следует, что одинаковые сигналы на входах (их называют синфазными) практически не влияют на каскад. Он может усиливать только разность сигналов — дифференциальный сигнал. Это и определяет название каскада — дифференциальный усилитель (ДУ).

ДУ будет усиливать сигнал, поданный и на один из входов, так как в данном случае по-прежнему усиливается разность сигналов, один из которых равен нулю. При этом с одного выхода будет сниматься сигнал, изменяющийся аналогично входному сигналу, а с другого — противоположно изменяющийся.

Генератором стабильного тока в простейшем случае может быть резистор R_3 в эмиттерной цепи ДУ. При большом сопротивлении именно он будет определять ток i_3 . Однако увеличение R_3 приводит к увеличению напряжения i_3R_3 , а следовательно, и напряжения питания, значение которого ограничено.

Решение можно получить при использовании в качестве ГСТ каскада на транзисторе с фиксированным напряжением базы. Как известно, выходное сопротивление такого каскада со стороны коллектора изменениям тока весьма значительно: для маломощных транзисторов оно составляет сотни килоом — единицы мегаом. В то же время сопротивление каскада постоянному току мало и поэтому напряжение на нем невелико.

*Имеются в виду полупроводниковые интегральные микросхемы.

Подобный ГСТ, изображенный на рис. 2.13, состоит из собственно генератора на транзисторе VT_3 и каскада на транзисторе VT_4 (в диодном включении), задающего смещение на базу VT_3 . На ток генератора i_3 существенно влияет напряжение u_β на эмиттерном переходе, сильно зависящее от температуры. Для устранения этой зависимости напряжение на эмиттерный переход транзистора VT_3 подается с такого же перехода транзистора VT_4 .

Так как сопротивление резистора R_4 выбрано много больше сопротивления эмиттерного перехода VT_4 , то ток i_4 через этот переход практически не зависит от сопротивления перехода, т. е. в диапазоне температур будет неизменным ($i_4 = I_0 = E/R_4$). Напряжение на эмиттерном переходе VT_4 будет изменяться с изменением сопротивления r_β перехода, т. е. температуры. Для данного тока I_0 и конкретного значения температуры ($t^\circ = t_1$, $r_\beta = r_{\beta 1}$) напряжение на эмиттерном переходе будет вполне определенным: $u_\beta = U_{\beta 1} = I_0 r_{\beta 1}$. Справедливо и вытекающее отсюда утверждение: если к такому переходу при температуре t_1 приложить напряжение $U_{\beta 1}$, то через переход будет проходить ток I_0 . Эти условия выполняются для эмиттерного перехода транзистора VT_3 : напряжение на нем подается с идентичного перехода транзистора VT_4 , а температуры обоих переходов одинаковы. Поэтому в эмиттерной цепи транзисторов VT_1 , VT_2 будет проходить ток $i_3 = I_0 = \text{const}$.

Обеспечение широкополосности ИУ. В интегральных усилителях для расширения полосы пропускания в сторону верхних частот наряду с формированием высокочастотных транзисторов используются отрицательные обратные связи, рассмотренная ранее емкостная эмиттерная коррекция, составные транзисторы, нейтрализация коллекторных емкостей транзисторов.

Составной транзистор образуют, в частности, два транзистора, один из которых включен по схеме с общим эмиттером, а другой — по схеме с общей базой. Такой каскад, называемый **каскодной схемой** и собранный на дискретных компонентах, изображен на рис. 2.14.

Коэффициент усиления по напряжению каскодной схемы примерно такой же, какой дает схема с общим эмиттером, так как изменения тока в коллекторной цепи транзистора VT_2 определяются произведением $\beta \alpha \approx \beta$, где β — коэффициент усиления по току транзистора VT_1 (в схеме с общим эмиттером), а $\alpha \approx 1$ — коэффициент передачи тока транзистора VT_2 (в схеме с общей базой).

Наряду с этим емкости, ограничивающие широкополосность усилителя, в каскодной схеме значительно меньше. Действительно, за счет малого входного сопротивления каскада на транзисторе VT_2 коэффициент усиления каскада на транзисторе VT_1 близок к единице. Поэтому динамическая коллекторная емкость




Рис. 2.14




Рис. 2.15

VT_1 примерно равна статической емкости и, следовательно, входная емкость каскодной схемы мала. Кроме того, входная емкость каскада с общей базой на транзисторе VT_2 незначительна, граничная частота транзистора при таком включении велика и сопротивление нагрузки R_h может быть выбрано большим, а вход и выход каскодной схемы развязаны за счет транзистора VT_2 . Благодаря отмеченным особенностям каскодная схема обеспечивает большую добротность, чем каскад с общим эмиттером.

Нейтрализация коллекторной емкости транзистора осуществляется для исключения обратной связи коллекторной цепи с базовой. Такая связь возрастает с увеличением частоты. В дифференциальном каскаде ее влияние можно практически устраниТЬ, соединяя «накрест» (через конденсаторы) коллекторы и базы плеч (рис. 2.15, a). Если емкости внешних конденсаторов сделать равными коллекторным емкостям, то на каждую базу с коллекторами будут поступать два равных и противоположно изменяющихся напряжения, компенсирующих друг друга.

Особенно точно описанная нейтрализация будет осуществляться в интегральном усилителе, где внешние конденсаторы можно выполнить в виде коллекторно-базовых переходов дополнительных транзисторов (VT_3 , VT_4 на рис. 2.15, б). Именно интегральная технология дает возможность сделать емкости всех переходов в достаточной мере одинаковыми в широком диапазоне изменений режима (температуры, частоты, тока).




Рис. 2.16

Структура интегрального усилителя. На рис. 2.16 приведена упрощенная схема интегрального усилителя. В нем ДУ выполнен на транзисторах $VT1$ и $VT2$. В их общей эмиттерной цепи установлен генератор стабильного тока на транзисторах $VT3$ и $VT4$ (последний в диодном включении). В коллекторные цепи плеч ДУ включены транзисторы $VT5$ и $VT6$ с общей базой: за счет диодов $VD1$ и $VD2$ базам сообщается необходимое смещение, а также обеспечивается соединение их по переменному току с «землей». Таким образом, каждое плечо ДУ представляет собой каскадную схему. Эмиттерные повторители на входе (транзисторы $VT7$ и $VT8$) повышают входное сопротивление интегрального усилителя, а на выходе (транзисторы $VT9$ и $VT10$) увеличивают его нагрузочную способность.

Отечественная промышленность выпускает многие типы интегральных усилителей низкой и высокой частот, а также эмиттерные и истоковые повторители.

§ 2.7. ТРАНЗИСТОРНЫЕ КЛЮЧИ

Ключ коммутирует (включает и выключает) участки электрической цепи. Его действие основано на том, что во включенном состоянии он обладает очень малым, а в выключенном — весьма большим сопротивлением.

В отличие от усилительных схем транзистор ключа работает в нелинейном режиме: с некоторых значений базового напряжения u_b ток его коллектора перестает изменяться вслед за u_b .

Ключ устанавливается последовательно с коммутируемым участком цепи (нагрузкой) или параллельно ему.

На рис. 2.17, *a* изображена схема параллельного ключа. Когда под действием управляющего напряжения $u_{\text{упр}}$ транзистор заперт (выключен), нагрузка R_h через резистор R_k подключена к источнику питания E_k . Если управляющим напряжением обеспечивается насыщение (включение) транзистора, нагрузка оказывается зашунтированной его незначительным сопротивлением и напряжение на ней близко к нулю.




Рис. 2.17

На рис. 2.17, *б* приведена схема последовательного ключа. При включенном транзисторе нагрузка R_h подключается к напряжению $u_{\text{вх}}$, при выключенном — эта связь обрывается. Данный ключ нормально работает при $u_{\text{вх}} > 0$.

Ключевые свойства транзистора не являются идеальными ($R_{\text{вкл}} \neq 0$, $R_{\text{выкл}} \neq \infty$). Поэтому для повышения эффективности коммутации ее иногда осуществляют одновременно последовательным и параллельным ключами. При этом для подключения нагрузки транзистор последовательного ключа включается, а транзистор параллельного ключа выключается. Для отключения нагрузки состояния транзисторов изменяются на противоположные.

Основными параметрами транзисторного ключа являются сопротивления во включенном и выключенном состояниях, остаточное напряжение на ключе и быстродействие, определяемое временем переключения.

Ключи используются не только по прямому назначению, но и в основные цифровые элементы и импульсные устройства.

Ключи на биполярных транзисторах. В ключевом каскаде транзистор обычно включается по схеме с общим эмиттером. Именно этот вариант имеется в виду при рассмотрении стационарных и переходных режимов ключей на биполярных транзисторах.

Стационарные состояния ключа. Ключевой каскад (рис. 2.18, *а*) может находиться в одном из двух стационарных состоя-




Рис. 2.18

ний: во включенном (транзистор насыщен) и в выключенном (транзистор заперт).

Режим насыщения возникает при положительном управляющем напряжении, если создаваемый им базовый ток I_B удовлетворяет условию

$$I_B \beta \geq I_{K\alpha},$$

где β — коэффициент усиления базового тока; $I_{K\alpha}$ — ток насыщения коллектора.

При насыщении транзистора $I_K = I_{K\alpha} \approx E_K/R_K$, $u_{K\alpha} = E_K - I_{K\alpha}R_K \approx 0$.

Режим отсечки (транзистор заперт) возникает при отрицательном управляющем напряжении, если оно обеспечивает запирание эмиттерного перехода ($u_{B\beta} \leq 0$). Так как в рассматриваемом режиме в цепи базы проходит вытекающий из нее обратный ток коллекторного перехода (I_{K0}), то указанное условие запишем в виде

$$-U_{upr} + I_{K0\max}R_B \leq 0,$$

где U_{upr} — абсолютное значение отрицательного управляющего напряжения; $I_{K0\max}$ — значение обратного тока при максимальной рабочей температуре.

В режиме отсечки $I_K = I_{K0} \approx 0$, $u_K = E_K - I_{K0}R_K \approx E_K$.

Переходные процессы в ключе. Так как транзистор является инерционным прибором, то переход ключа из одного стационарного состояния в другое происходит не мгновенно даже при бесконечно крутых перепадах входного напряжения.

Процесс перехода ключа из выключенного состояния во включенное имеет две стадии: задержку и фронт включения. **Задержка включения** t_{vkl} обусловлена наличием входной емкости C_{bx} транзистора, заряжающейся через резистор R_B , благодаря чему напряжение на эмиттерном переходе запаздывает относительно входного напряжения. **Длительность фронта включения** t_{fikl} зависит от времени распространения носителей от эмиттера через базу к коллектору, значения коллекторной емкости и уменьшается с увеличением базового тока включения транзистора.

Процесс перехода ключа из включенного состояния в выключенное содержит стадии задержки и фронта выключения. **Задержка выключения** связана с тем, что под действием выключающего сигнала происходит рассасывание заряда, накопившегося в базе при насыщении транзистора. Длительность рассасывания увеличивается с повышением степени насыщения транзистора и уменьшается с увеличением базового тока выключения. **Длительность фронта выключения** t_{fikl} зависит от тех же факторов, что и длительность фронта включения, и уменьшается с увеличением базового тока выключения.

Опишем подробнее стадии переключения ключа. Будем считать, что на его вход воздействуют знакопеременные прямоугольные импульсы идеальной формы с амплитудой U_m . Рассмотрение переходных процессов начнем с момента, когда отрицательный входной импульс сменяется положительным, начинающим включение транзистора.

Задержка включения, как указывалось, обусловлена наличием входной емкости C_{bx} транзистора. В исходном состоянии эта емкость заряжена до напряжения U_m , а с момента появления положительного входного импульса начинает перезаряжаться и напряжение на ней стремится к значению U_m (рис. 2.18, б):

$$u_{C_{bx}} = 2U_m(1 - e^{-t/\tau_{bx}}) - U_m \quad (2.21)$$

где $\tau_{bx} = R_B C_{bx}$ — постоянная времени входной цепи транзистора; R_B — сопротивление резистора в этой цепи.

Будем считать, что эмиттерный переход сместится в прямом направлении, когда напряжение на нем (на емкости C_{bx}) достигнет некоторого порогового напряжения $u_{C_{bx}} = U_{por} > 0$ (для кремниевых транзисторов $U_{por} \approx 0,6$ В). Это произойдет спустя время t_{vkl} (рис. 2.18, б) после того, как на вход ключа начнет действовать положительный импульс, т. е. $u_{C_{bx}} = U_{por}$ при $t = t_{vkl}$.

Подставляя эти значения в выражение (2.21) и переходя от натуральных логарифмов к десятичным, после простых преобразований получаем время задержки включения

$$t_{vkl} = 2,3\tau_{bx} \lg \frac{2U_m}{U_m - U_{por}}$$

Если $U_{por} = 0$ (как можно считать у германиевых транзисторов), то предыдущее выражение упрощается: $t_{vkl} = 0,7\tau_{bx}$.

Фронт включения транзистора представляет собой начальный участок экспоненты, в соответствии с которым коллекторный ток изменяется в активном (усилительном) режиме:

$$i_K = \beta I_B^+ (1 - e^{-t/\tau_{ek}}), \quad (2.22)$$

где β — коэффициент усиления базового тока в схеме с общим эмиттером; $I_B^+ = U_m/R_B$ — импульс базового тока включения; βI_B^+ — ток коллектора, который был бы в отсутствие насыщения («кажущийся» ток); $\tau_{ek} = t_{\beta} + R_K C_K (\beta + 1)$ (t_{β} — постоянная времени транзистора в схеме с общим эмиттером при $R_K = 0$; C_K — емкость коллекторного перехода).

До границы насыщения коллекторный ток увеличивается от $i_K = I_{K0} \approx 0$ до значения $i_K = I_{K\alpha}$, которое достигается за время t_{fikl} с момента отпирания эмиттерного перехода. Подставляя t_{fikl} и $I_{K\alpha}$ в выражение (2.22), после преобразований получаем длительность фронта включения транзистора

$$t_{fikl} = 2,3\tau_{ek} \lg \frac{1}{1 - \frac{I_{K\alpha}}{\beta I_B^+}}.$$

Отношение $\beta I_B^+/I_{K\alpha} = \beta I_B^+/(I_B^+ + I_{B\alpha}) = I_B^+/I_{B\alpha} = S$ называют степенью насыщения. Оно показывает, во сколько раз базовый ток I_B^+ превосходит то значение тока базы $I_{B\alpha}$, при котором транзистор оказывается на границе насыщения.

С учетом введенного обозначения предыдущее выражение записываем в следующем виде:

$$t_{fikl} = 2,3\tau_{ek} \lg \frac{S}{S - 1}.$$

Если $S \gg 1$ ($\beta I_B^+ \gg I_{K_B}$), то можно считать, что до уровня I_{K_B} фронт импульса тока i_K нарастает линейно. Тогда из подобия соответствующих треугольников (рис. 2.18, а) имеем

$$t'_{\text{выкл}} = \tau_{\text{ЭК}} \frac{I_{K_B}}{\beta I_B^+} = \frac{\tau_{\text{ЭК}}}{S}.$$

Чем меньше инерционность транзистора (постоянная времени $\tau_{\text{ЭК}}$) и больше степень насыщения S , тем меньше длительность фронта включения транзистора.

Общая продолжительность включения транзистора $t_{\text{вкл}} = t_{\text{звкл}} + t_{\text{фыв}}$.

В режиме насыщения коллекторный ток реально не изменяется. Однако накопление заряда в базе отражают продолжающимся увеличением кажущегося коллекторного тока до значения βI_B^+ (пунктирная кривая на рис. 2.18, а).

С момента появления на входе ключа отрицательного импульса начинается процесс выключения транзистора.

Задержка выключения обусловлена тем, что заряд, скопившийся в базе, не может мгновенно измениться. Под действием запирающего импульса базового тока $I_B^- = U_{Bx}/R_B$ происходит рассасывание этого заряда. Выход транзистора из насыщения описывают экспоненциальным спадом кажущегося коллекторного тока, стремящегося от βI_B^+ к $-\beta I_B^-$ (рис. 2.18, а):

$$i_K = \beta (I_B^+ + I_B^-) e^{-t/\tau_{\text{вх}}} - \beta I_B^-,$$

где постоянную времени в режиме насыщения $\tau_{\text{вх}} = (0,7 \div 1,5) \tau_{\text{ЭК}}$ можно приблизенно считать равной $\tau_{\text{ЭК}}$.

Продолжительность выхода из насыщения $t_{\text{звых}}$ — время t_p рассасывания заряда — интервал, в течение которого кажущийся ток снижается до значения I_{K_B} . Подставляя $t_{\text{звых}}$ и I_{K_B} в предыдущее выражение, после простых преобразований получаем время задержки выключения транзистора

$$t_{\text{звых}} = t_p \approx 2,3 \tau_{\text{ЭК}} \lg \frac{\beta (I_B^+ + I_B^+)}{\beta I_B^- + I_{K_B}}. \quad (2.23)$$

При большом запирающем сигнале участок экспоненты от βI_B^+ до I_{K_B} можно считать линейным и из подобия треугольников на рис. 2.18, а легко получить

$$t'_{\text{звых}} = t_p = \tau_{\text{ЭК}} \frac{\beta I_B^+ - I_{K_B}}{\beta (I_B^+ + I_B^-)} = \tau_{\text{ЭК}} \frac{I_{K_B} (S-1)}{\beta (I_B^+ + I_B^-)}.$$

С уменьшением степени насыщения S уменьшается концентрация носителей в базе и сокращается время t_p их рассасывания. Последнее, кроме того, тем меньше, чем меньше $\tau_{\text{ЭК}}$ и больше перепад тока $I_B^+ + I_B^-$, под действием которого идет процесс запирания транзистора.

Фронт выключения начинается с момента выхода транзистора из насыщения в активный режим, когда ток коллектора реально изменяется от I_{K_B} , стремясь к $-\beta I_B^-$:

$$i_K = (I_{K_B} + \beta I_B^-) e^{-t/\tau_{\text{ЭК}}} - \beta I_B^-. \quad (2.24)$$

Спустя время $t_{\text{фыв}}$ после выхода транзистора из насыщения коллекторный ток $i_K \approx 0$. С учетом выражения (2.24) длительность фронта выключения

$$t_{\text{фыв}} = 2,3 \tau_{\text{ЭК}} \lg \frac{I_{K_B} + \beta I_B^-}{\beta I_B^-}. \quad (2.25)$$

При большом запирающем сигнале фронт выключения в первом приближе-

нии можно считать линейным. Тогда из подобия треугольников на рис. 2.18, б имеем

$$t'_{\text{фыв}} = \tau_{\text{ЭК}} \frac{I_{K_B}}{\beta (I_B^+ + I_B^-)}.$$

Чем меньше $\tau_{\text{ЭК}}$, больше β и перепад $(I_B^+ + I_B^-)$ запирающего тока, тем меньше длительность фронта выключения.

Общая продолжительность выключения транзистора $t_{\text{вык}} = t_{\text{звых}} + t'_{\text{фыв}}$.

Анализируя процессы включения и выключения транзистора, легко заметить, что с увеличением базового тока включения (I_B^+) уменьшается время включения, что за счет повышения степени насыщения S возрастает время выключения (за счет и задержки $t_{\text{звых}}$).

Пример 2.4. Определить продолжительность стадий переключения транзисторного ключа (рис. 2.18, а), если $E_K = 5$ В, $R_K = 1$ кОм, $R_B = 2$ кОм, $|U_m| = 1$ В, $\tau_B = 100$ нс, $\beta = 50$, $C_K = 5$ пФ, $C_B = 5$ пФ, $U_{\text{пор}} = 0$.

1. Задержка включения транзистора при $U_{\text{пор}} = 0$

$$t_{\text{звкл}} = 0,7 \tau_{\text{вх}} = 0,7 (C_K + C_B) R_B = 0,7 \cdot 10^{-12} \cdot 2 \cdot 10^3 = 14 \text{ нс.}$$

2. Для определения длительности фронта включения находим эквивалентную постоянную транзистора

$$\tau_{\text{ЭК}} = \tau_B + R_K C_K (\beta + 1) = 100 \cdot 10^{-9} + 1 \cdot 10^3 \cdot 5 \cdot 10^{-12} \cdot 51 = 355 \text{ нс}$$

и степень насыщения

$$S = I_B^+ \beta / I_{K_B}; I_{K_B} = E_K / R_K = \frac{5}{1 \cdot 10^{-3}} = 5 \text{ мА};$$

$$I_B^+ = I_B^- = |U_m| / R_B = 1 / (2 \cdot 10^3) = 0,5 \text{ мА};$$

$$S = 0,5 \cdot 10^{-3} \cdot 50 / (5 \cdot 10^{-3}) = 5.$$

Так как $S \gg 1$, то

$$t'_{\text{фыв}} = \tau_{\text{ЭК}} / S = 355 \cdot 10^{-9} / 5 = 71 \text{ нс.}$$

Общее время включения транзистора

$$t'_{\text{вкл}} = t_{\text{звкл}} + t'_{\text{фыв}} = 14 \cdot 10^{-9} + 71 \cdot 10^{-9} = 85 \text{ нс.}$$

3. Задержка выключения в соответствии с выражением (2.23)

$$t_{\text{звых}} = 2,3 \tau_{\text{ЭК}} \lg \frac{\beta (I_B^- + I_B^+)}{\beta I_B^- + I_{K_B}} = 2,3 \cdot 355 \cdot 10^{-9} \lg \frac{50 (0,5 \cdot 10^{-3} + 0,5 \cdot 10^{-3})}{50 \cdot 0,5 \cdot 10^{-3} + 5 \cdot 10^{-3}} \approx 180 \text{ нс.}$$

4. Длительность фронта выключения в соответствии с выражением (2.25)

$$t_{\text{фыв}} = 2,3 \tau_{\text{ЭК}} \lg \frac{I_{K_B} + \beta I_B^-}{\beta I_B^-} = 2,3 \cdot 355 \cdot 10^{-9} \lg \frac{5 \cdot 10^{-3} + 50 \cdot 0,5 \cdot 10^{-3}}{50 \cdot 0,5 \cdot 10^{-3}} \approx 49 \text{ нс.}$$

Общее время выключения транзистора

$$t_{\text{вык}} = t_{\text{звых}} + t_{\text{фыв}} = 180 \cdot 10^{-9} + 49 \cdot 10^{-9} = 229 \text{ нс.}$$

Из приведенного примера следует, что задержка выключения, связанная с насыщением транзистора, является самой длительной стадией переходных процессов. Поэтому в быстродействующих

ших ключах транзистор удерживается от насыщения; такие ключи называются ненасыщенными.

С увеличением i_K на этапе включения транзистора коллекторное напряжение уменьшается, стремясь в пределе к $u_{K\text{н}} \approx 0$. С уменьшением i_K в процессе выключения транзистора коллекторное напряжение возрастает, стремясь в пределе к $u_K \approx E_K$. Заметим, что за счет емкости нагрузки C_n , включенной параллельно транзистору, процесс установления напряжения u_K может оказаться существенно длительнее процесса установления тока i_K , особенно после запирания транзистора, когда он перестанет шунтировать эту емкость. Длительность зарядки емкости C_n от источника E_K через резистор R_K : $t_{\text{зар}} \approx 3C_n R_K$.

На рис. 2.19 изображена схема ключа на встречно включенных транзисторах. Управляющее напряжение $u_{\text{упр}}$ воздействует на коллекторно-базовые переходы. За счет встречного включения остаточные напряжения на открытых транзисторах вычитаются, а при идентичных транзисторах их алгебраическая сумма равна нулю. Интегральная технология обеспечивает хорошую повторяемость формируемых элементов. Поэтому приведенная структура является целесообразной и составляет основу ряда ключей в микросхемном исполнении.

Разновидности ключей на биполярных транзисторах. Далее описываются ключи, лишенные тех или иных недостатков, свойственных простейшему ключу (см. рис. 2.18, a).

Ключ с внешним смещением. В исходном состоянии такой ключ (рис. 2.20) заперт источником смещения E_B , а в отпертое состояние переключается положительным управляющим импульсом. Это отличает его от ключа (см. рис. 2.18, a), для переключения которого требуются двуполярные импульсы.

В режиме отсечки через резистор R_{B2} проходит часть вытекающего из базы тока I_{K0} и ток, обусловленный источником E_B . Поэтому полный ток через этот резистор и напряжение на эмиттерном переходе соответственно равны




Рис. 2.19




Рис. 2.20

$$I = I_{K0} \frac{R_{B1}}{R_{B2} + R_{B1}} + \frac{E_B}{R_{B2} + R_{B1}}; \quad U_{B3} = -(E_B - IR_{B2}).$$

Считая, что транзистор заперт при $u_{B3} \leq 0$, из этих выражений находим условие надежного запирания:

$$E_B \geq I_{K0\max} R_{B2}; \quad R_{B2} \leq \frac{E_B}{I_{K0\max}},$$

где $I_{K0\max}$ — обратный ток коллекторного перехода при максимально допустимой рабочей температуре.

В режиме насыщения в базу проходит разность токов: один из них обусловлен источником E_B , а другой — управляющим напряжением с амплитудой U_m . В данном случае условие насыщения ($\beta I_B \geq I_{K0}$) запишем в виде

$$\beta (U_m / R_{B1} - E_B / R_{B2}) \geq E_K / R_K,$$

откуда после простых преобразований находим

$$R_{B1} \leq \frac{\beta R_K}{\frac{E_K}{U_m} + \beta \frac{R_K}{R_{B2}} \frac{E_B}{U_m}}.$$

Если на вход ключа поступает отпирающий сигнал с коллектора аналогичного ключа, то $U_m \approx E_K$ и предыдущее выражение упрощается:

$$R_{B1} \leq \frac{\beta R_K}{1 + \beta \frac{R_K}{R_{B2}} \frac{E_B}{E_K}}.$$

Ключ с ускоряющим конденсатором. В таком каскаде (рис. 2.21, a) удается уменьшить ток базы после того, как транзистор вошел в режим насыщения. При этом уменьшается степень насыщения и, как следствие, время рассасывания заряда




Рис. 2.21

(задержка выключения) после окончания положительного входного импульса.

Указанный эффект объясняется следующим. При включении транзистора составляющая базового тока, обусловленная положительным управляющим импульсом, проходит через резистор R_{B1} и разряженный ускоряющий конденсатор C , т. е. ограничивается только R_{B1} . Поэтому в базу транзистора втекает значительный ток I_{B1} (рис. 2.21, б); в результате длительность фронта включения мала.

Реально конденсатор C начинает заряжаться, когда транзистор уже находится в насыщении. После зарядки конденсатора ток управляющего импульса ограничивается двумя резисторами: R_{B1} и R_{B2} . Поэтому теперь ток базы I_{B2} существенно меньше I_{B1} .

С окончанием управляющего импульса базовый ток благодаря источнику E_B скачкообразно меняет свое направление, затем экспоненциально уменьшается, а после запирания транзистора устанавливается на уровне I_{K0} (рис. 2.21, б). При этом напряжение на зарядившемся конденсаторе (его полярность указана в скобках на рис. 2.21, а) ускоряет выключение транзистора. Таким образом, в каскаде (рис. 2.21, а) кругой фронт включения транзистора сочетается с уменьшением длительности фронта и задержки выключения.

Ненасыщенный ключ с нелинейной отрицательной обратной связью. Задержку выключения можно устранить полностью, если избежать насыщения транзистора. Для этого коллектор транзистора $n-p-n$ -типа должен всегда иметь положительный потенциал относительно базы ($u_{KB} > 0$).

Однако при включении транзистора база получает положительный потенциал со стороны входа ключа, а положительный потенциал коллектора убывает по мере увеличения коллекторного тока, так что напряжение u_{KB} может стать отрицательным.

Условие $u_{KB} > 0$ выполняется в каскаде (рис. 2.22), в котором за счет диода VD реализована нелинейная отрицательная обратная связь. В отсутствие положительных управляющих им-

пульсов транзистор VT и диод VD заперты — обратная связь отсутствует.

С поступлением положительного управляющего импульса транзистор отпирается, коллекторный ток i_K нарастает, а потенциал коллектора уменьшается. При этом через резисторы R_{B1} и R_{B2} проходит одинаковый ток $i'_B = i''_B$, а анод диода имеет положительный потенциал относительно базы ($u_{ab} = i'_B R_{B1} > 0$; см. рис. 2.22, где полярность напряжения на резисторе R_{B1} показана в скобках). Когда в процессе включения потенциал коллектора u_{KB} опустится несколько ниже значения u_{ab} , диод откроется и соединит точки a и k . После этого, если считать диод идеальным ($u_{VD} = 0$), потенциал коллектора всегда будет оставаться равным потенциальному точке a , т. е. положительным относительно базы на $i'_B R_{B1}$. Реально $u_{VD} \neq 0$, за счет чего потенциал коллектора ниже потенциала точки a на u_{VD} ; однако при правильно выбранных элементах схемы (когда $i'_B R_{B1} > u_{VD}$) напряжение $u_{KB} > 0$, т. е. насыщение транзистора отсутствует.

В рассмотренном каскаде на этапе включения можно допускать большой базовый ток. После отпирания диода через него ответвляется значительная часть управляющего тока, благодаря чему базовый ток существенно уменьшается. Так как через резистор R_k ток не может изменяться (потенциалы E_k и i_K его выводов постоянны), то ответвившийся через диод ток замыкается на «землю» через транзистор и цепи, присоединяемые к коллектору.

В настоящее время нелинейную отрицательную обратную связь реализуют с помощью диода Шотки. Он представляет собой алюминий-кремниевый диод с малым падением напряжения в открытом состоянии (менее 0,5 В), в котором практически отсутствует накопление зарядов, благодаря чему время его переключения составляет доли наносекунды.

В процессе включения транзистора VT (рис. 2.23, а) диод Шотки отпирается. Хотя в данном случае $u_{KB} < 0$, это напряжение меньше того, при котором коллекторно-базовый переход смещается в прямом направлении. Иными словами, диод Шотки отпирается раньше, чем коллекторно-базовый переход. Поэтому практически насыщение транзистора и связанная с ним задержка выключения отсутствуют.

Единую интегральную структуру транзистор — диод Шотки называют транзистором Шотки, его условное обозначение показано на рис. 2.23, б.

Отметим, что в рассмотренных схемах насыщение исключается благодаря наличию цепи отрицательной обратной связи. Если же такой эффект достигается за счет уменьшения тока включения, то режим транзистора во включенном состоянии (в данном случае — активный режим) может значительно отличаться от пред-




Рис. 2.22




Рис. 2.23




Рис. 2.24

полагаемого. Это объясняется разбросом значений и нестабильностью коэффициента усиления β , из-за чего коллекторный ток ($I_k = \beta I_b$) и коллекторное напряжение ($u_k = E - I_k R_k$) во включенном состоянии транзистора не отличаются постоянством.

Ключи на полевых транзисторах. Наиболее часто такие ключи реализуются на полевых транзисторах типа МДП (МОП).

От биполярных МДП-транзисторы выгодно отличаются весьма большим входным сопротивлением по постоянному току и меньшей площадью, занимаемой на подложке при интегральном исполнении.

Простейший ключ на МДП-транзисторе с индуцированным каналом *p*-типа изображен на рис. 2.24, *a*. Сопротивление резистора R_c имеет значение десятков килоом. Если напряжение u_{upr} между затвором *З* и истоком *И* менее отрицательно, чем пороговое (рис. 2.24, *b*), транзистор заперт и стоковое напряжение u_c близко к E_c . Когда отрицательным управляющим импульсом транзистор отпирается, рабочая точка оказывается в крутой области стоковых характеристик (рис. 2.24, *c*), где остаточное напряжение U_{ost} на транзисторе мало.

На рис. 2.25 изображена схема последовательного ключа на МДП-транзисторе. Управляющим напряжением u_{upr} транзистор устанавливается в открытое или запертое состояние и соответственно




Рис. 2.25

но замыкает или размыкает участки схемы, расположенные на рис. 2.25 левее и правее ключа.

Аналогичную структуру имеет микросхема пятиканального ключа (рис. 2.26). Коммутируемые сигналы подаются на входы 1—5, а управляющее напряжение — на один из входов 6—10. Если u_{upr} подается, например, на вход 8, то к выходу 11 через транзистор VT_3 будет подключен сигнал с входа 3. Изображенные на рис. 2.26 стабилитроны ограничивают напряжения на затворах, чтобы избежать пробоя диэлектрика, изолирующего каждый затвор.

В интегральных микросхемах ключей роль резисторов R_c (см. рис. 2.24, *a*) выполняют МДП-транзисторы. Это позволяет уменьшить площадь, занимаемую ключом, обеспечивает большую технологичность микросхемы и улучшает ее параметры.

Структура такого ключа изображена на рис. 2.27. Транзистор VT_1 является управляющим, а VT_2 — нагрузочным; последний постоянно отперт. Ключ нормально функционирует, если сопротивление отпERTого транзистора VT_1 много меньше сопротивления отпERTого транзистора VT_2 , что обеспечивается при выполнении ключа. Если затвор VT_2 соединить со стоком, то транзистор работает на пологих участках стоковых характеристик, где представляет значительное сопротивление. Если же на затвор VT_2 подать напряжение $U_3 > E_c$, то транзистор работает на крутых участках стоковых характеристик и представляет существенно меньшее сопротивление. При этом емкость, шунтирующая транзистор VT_1 , после его запирания будет заряжаться через VT_2 быстрее. Однако данный вариант предусматривает дополнительный вывод затвора VT_2 , что при интегральной технологии нежелательно.

На рис. 2.28 приведена схема ключа на МДП-транзисторах с индуцированными каналами разных типов проводимости — на дополнительных («комплементарных») КМДП-транзисторах. Управляющее напряжение подается на объединенные затворы, подложки соединены с истоками. Между затвором и истоком управ-




Рис. 2.27




Рис. 2.28

ляющего транзистора $VT1$ действует $u_{y\text{пр}}$ (принимающее только положительное значение), между аналогичными выводами нагрузочного транзистора $VT2$ приложено напряжение $u_{y\text{пр}} - E_b$. Транзистор $VT1$ с каналом n -типа отпирается, когда положительное напряжение u_{z1} превышает положительное пороговое напряжение $U_{\text{пор},n}$; транзистор $VT2$ с каналом p -типа отпирается, если u_{z2} становится более отрицательным, чем отрицательное пороговое напряжение $U_{\text{пор},p}$.

Когда $u_{y\text{пр}} < U_{\text{пор},n}$, транзистор $VT1$ заперт, а транзистор $VT2$ открыт, так как $u_{z2} = u_{y\text{пр}} - E_b$ оказывается по абсолютному значению больше $U_{\text{пор},p}$. При $u_{y\text{пр}} > U_{\text{пор},n}$, $VT1$ открывается, а $VT2$ запирается, так как теперь u_{z2} оказывается менее отрицательным, чем $U_{\text{пор},p}$. Таким образом, $VT2$ является регулируемой нагрузкой: когда $VT1$ открыт, $VT2$ заперт и имеет очень большое сопротивление; когда $VT1$ заперт, $VT2$ открыт и имеет небольшое сопротивление.

В стационарных состояниях транзисторы $VT1$ и $VT2$ открыты попарно, благодаря чему через них проходит очень малый ток. Поэтому потребляемая ключом мощность незначительна. По существу, она расходуется лишь на перезаряд емкостей при переключениях; с увеличением частоты переключения потребляемая мощность возрастает.

Быстродействие ключей на КМДП-транзисторах на порядок выше, чем других рассмотренных ключей на полевых транзисторах, но меньше, чем на биполярных, и ограничено в основном емкостями самих транзисторов.

Переключатель тока. Такой каскад предназначен для переключения тока из одной цепи в другую. Схема переключателя (рис. 2.29) состоит из двух идентичных усилителей на транзисторах $VT1$ и $VT2$, связанных эмиттерами. При изменении напряжения $u_{\text{вх}}$ ток I_3 в эмиттерной цепи переключается из цепи транзистора $VT1$ в цепь транзистора $VT2$ или наоборот. На базу $VT2$ подается стабильное опорное напряжение $U_{\text{оп}}$. Напряжение U_3 на эмиттерах приблизительно повторяет большее из двух напряжений: $U_{\text{оп}}$ и $u_{\text{вх}}$. При $u_{\text{вх}} = U_{\text{оп}}$ токи и напряжения в плечах схемы соответственно одинаковы: $i_{K1} = i_{K2} \approx 0,5I_3$; $u_{K1} = u_{K2} \approx E_K - 0,5I_3R_K$, $U_3 = U_{\text{оп}} - e_0$, где e_0 (десятичные доли вольт) — напряжение $u_{\text{бэ}}$ на открытом эмиттерном переходе.

Предположим, что $u_{\text{вх}}$ начинает возрастать от значения $u_{\text{вх}} = U_{\text{оп}}$. При этом напряжение u_3 тоже увеличивается, а так как $u_{B2} = U_{\text{оп}} = \text{const}$, то u_{B32} уменьшается, т. е. транзистор $VT2$ начинает запираться. Если считать, что он запрется при $u_{B3} = 0$, то




Рис. 2.29

это произойдет, когда $u_3 = U_{\text{оп}}$, т. е. при $u_{\text{вх}} = U_{\text{оп}} + e_0$. После запирания транзистора $VT2$ ток I_3 переключится в цепь транзистора $VT1$.

Если $u_{\text{вх}}$ начинает уменьшаться от уровня $U_{\text{оп}}$, то напряжение $u_{\text{бэ}}$ тоже уменьшается, так как потенциал эмиттеров U_3 задается большим сейчас стабильным напряжением $U_{\text{оп}}$ ($U_3 = U_{\text{оп}} - e_0$). Когда $u_{\text{вх}}$ окажется равным U_3 , т. е. при $u_{\text{вх}} = U_{\text{оп}} - e_0$, транзистор $VT1$ запрется и весь эмиттерный ток переключится в цепь транзистора $VT2$. Заметим, что после изменения $u_{\text{вх}}$ транзисторы в процессе переключения управляются со стороны эмиттеров, т. е. работают как каскады с общей базой.

Элементы схемы переключателя выбраны с таким расчетом, чтобы исключить насыщение транзисторов. Однако в данном случае коллекторные токи транзисторов оказываются в активном режиме достаточно стабильными.

Это объясняется стабильностью тока эмиттеров ($I_3 = U_3/R_3 \approx U_{\text{оп}}/R_3$), с которым коллекторный ток каждого транзистора связан коэффициентом α ($I_K = \alpha I_3$); значения последнего колеблются незначительно (в десятки раз меньше, чем коэффициент β в схеме с общим эмиттером).

Так как транзисторы работают по схеме с общей базой, их постоянная времени $\tau_\alpha \ll \tau_\beta$, а из-за отсутствия насыщения исключается задержка включения транзистора. В результате быстродействие переключателя тока оказывается значительно выше, чем у ключа с общим эмиттером.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. Определите сопротивления резисторов R_1 , R_2 базового делителя (см. рис. 2.3, б), если $I_{B0}=0,5$ мА, $U_3=2$ В, $I_{K0}=10$ мА, $U_{B0}=0,6$ В, $E_K=10$ В, $S_n=5$.
2. Укажите причины искажений фронта импульса в транзисторном усилителе.
3. Укажите причины искажений плоской вершины импульса в транзисторном усилителе.
4. Определите относительный спад плоской вершины прямоугольного импульса на выходе усилительного каскада (см. рис. 2.4, а), если $C_p=2,2$ мкФ, $R_K=1$ кОм, $R_n=5,1$ кОм, $t_n=100$ мкС (C_3 пренебречь).
5. Начертите временные диаграммы, иллюстрирующие искажение плоской вершины импульса за счет разделительного конденсатора C_p , если на входе каскада (см. рис. 2.4, а) действует отрицательный прямоугольный импульс.
6. Начертите временные диаграммы, иллюстрирующие искажение плоской вершины импульса за счет конденсатора C_3 , если на входе каскада (см. рис. 2.4, а) действует положительный прямоугольный импульс.
7. Начертите временные диаграммы, иллюстрирующие коррекцию плоской вершины импульса в схеме рис. 2.9, а, если на входе действует положительный прямоугольный импульс.
8. Определите время нарастания фронта импульса, добавляемое усилителем, если длительность фронта входного импульса $t_{\text{фвх}}=0,1$ мкС, а $t_{\text{фвых}}=0,11$ мкС.

9. Определите время нарастания фронта импульса, которое следует выделить на один каскад, если общее время нарастания за счет усилителя $t_{\text{общ}} = 0,15 \text{ мкс}$, а число каскадов $n = 3$.

10. Определите динамическую входную емкость и входное сопротивление эмиттерного повторителя (см. рис. 2.10), собранного на транзисторе ($f_a = 48 \text{ МГц}$, $r_E = 5 \text{ Ом}$, $\beta = 50$), если $R_3 = 1,8 \text{ кОм}$, $R_1 = 12,8 \text{ кОм}$, $R_2 = 5,6 \text{ кОм}$, $C_K = 10 \text{ пФ}$.

11. Определите входное сопротивление эмиттерного повторителя на транзисторе ($\beta = 75$, $r_E = 20 \text{ Ом}$), если сопротивления резисторов базового делителя $R_1 = 3,6 \text{ кОм}$, $R_2 = 1,8 \text{ кОм}$, сопротивление резистора в эмиттерной цепи $R_3 = 1 \text{ кОм}$.

12. Перечислите достоинства дифференциального усилителя.

13. Перечислите преимущества усилителя, собранного по каскодной схеме.

14. Перечислите причины, обусловливающие инерционность ключа на биполярном транзисторе.

15. Назовите преимущества и недостатки ключа с внешним смещением (см. рис. 2.20).

16. Назовите причины, за счет которых увеличивается быстродействие ключа с нелинейной отрицательной обратной связью (см. рис. 2.22).

17. Перечислите преимущества и недостатки ключа на полевом транзисторе (см. рис. 2.24, а).

18. Перечислите преимущества и недостатки ключа на КМОП-транзисторах (см. рис. 2.28).

19. Укажите преимущества и недостатки переключателя тока.

ГЛАВА 3

ЭЛЕМЕНТНАЯ БАЗА ИМПУЛЬСНЫХ И ЦИФРОВЫХ УСТРОЙСТВ

§ 3.1. ОБЩИЕ СВЕДЕНИЯ

До 60-х годов элементную базу электронных устройств составляли дискретные (отдельные) компоненты: усилительные элементы, резисторы, конденсаторы и т. д. До 50-х годов усилительным элементом являлась электронная лампа, вытесненная затем транзистором.

Стремление уменьшить массу и габариты аппаратуры привело к созданию интегральных микросхем, составляющих элементную базу современной электронной аппаратуры. Микросхемы разделяются на аналоговые и цифровые.

Импульсные устройства выполняются на аналоговых микросхемах, предназначенных для работы с сигналами, которые могут принимать непрерывный ряд значений. Аналоговые микросхемы разделяют на специализированные и универсальные.

На специализированной микросхеме может быть собран узел или устройство только определенного типа (например, генератор прямоугольных импульсов). Типы таких микросхем рассмотрены в гл. 5 и 6. Универсальные микросхемы используются для построения различных узлов и устройств. К ним относятся операционные усилители и компараторы (см. § 3.2 и 3.3).

Импульсные устройства друг от друга отличаются выполняемыми функциями (генерирование импульсов разной формы, формирование импульсов и т. д.). Кроме того, импульсы, действующие в каждом типе таких устройств, могут иметь самые различные значения параметров (например, амплитуды, частоты следования, скважности). Поэтому даже специализированные микросхемы предусматривают подключение внешних («навесных») элементов — резисторов, конденсаторов, которыми определяются параметры выходных импульсных последовательностей.

Навесные элементы, присоединяемые к универсальным аналоговым микросхемам, определяют также и характер выполняемых устройством функций (например, генерирование, усиление, интегрирование и т. д.).

Цифровые устройства выполняются на цифровых микросхемах, которыми реализуются логические функции. В гл. 1 ука-

зывалось, что любую такую функцию можно выразить с помощью элементарных логических функций — конъюнкции, дизъюнкции и инверсии логических переменных. Отсюда следует, что из элементов И, ИЛИ, НЕ можно составить цифровое устройство любой сложности. В этом смысле элементы И, ИЛИ, НЕ образуют универсальную совокупность. Наряду с элементами И, ИЛИ, НЕ малой степени интеграции промышленностью выпускаются цифровые микросхемы средней, большой и сверхбольшой степени интеграции — соответственно средние (СИС), большие (БИС) и сверхбольшие (СБИС) интегральные микросхемы. Ограниченнное число элементарных логических функций, а также то, что компоненты цифровых сигналов имеют только два значения, позволяет выполнять цифровые устройства только на микросхемах, без использования навесных элементов.

Аналоговые и цифровые микросхемы выпускаются промышленностью в виде серий. В каждую серию входит ряд микросхем, выполняющих различные функции, но имеющих аналогичные схемотехнические решения и конструктивное исполнение.

В отдельных случаях, когда к устройству предъявляются требования, которые не могут быть обеспечены выпускаемыми микросхемами, оно выполняется на дискретных компонентах — элементной базе предыдущего поколения.

§ 3.2. ОПЕРАЦИОННЫЕ УСИЛИТЕЛИ

Свое название операционный усилитель (ОУ) получил вследствие того, что он может использоваться для выполнения различных математических операций над сигналами: алгебраического сложения, интегрирования, дифференцирования, логарифмирования и т. д. В настоящее время операционным называют усилитель с большим коэффициентом усиления, который охватывают цепью обратной связи, определяющей основные качественные показатели и характер выполняемых усилителем операций. В данной главе описываются ОУ, у которых цепь обратной связи содержит резисторы.

Современный ОУ выполняется на базе интегральной микросхемы (ИМС), к выводам которой кроме цепи обратной связи присоединяются питание, нагрузка, источники сигналов и другие цепи. ОУ является усилителем постоянного напряжения, т. е. его амплитудно-частотная характеристика не имеет завала в области низких частот, поскольку ИМС ОУ не содержит разделительных конденсаторов. Чтобы при этом в отсутствие входных сигналов потенциал выхода можно было привести к нулю (к потенциальну «земли»), питание ОУ делают двуполярным и обычно симметричным (например, ± 15 В).

Условное обозначение ИМС ОУ приведено на рис. 3.1. ИМС




Рис. 3.1




Рис. 3.2

имеет два входных вывода: инвертирующий, обозначенный на рисунке кружком, и неинвертирующий. Далее для краткости изложения инвертирующий вход в тексте будет обозначаться и называться входом $(-)$, а неинвертирующий — входом $(+)$. Аналогично напряжения на этих входах будем соответственно обозначать $U^{(+)}$ и $U^{(-)}$. Сигнал на выходе ОУ инвертирован по отношению к сигналу, поданному на вход $(-)$, и не инвертирован по отношению к сигналу, поданному на вход $(+)$.

В общем случае на входные выводы $(+)$ и $(-)$ ИМС поступают соответственно напряжения $U^{(+)}$ и $U^{(-)}$. Из них выделяют синфазный ($U_{\text{оф}}$) и дифференциальный ($U_{\text{диф}}$) сигналы (рис. 3.2). Синфазный сигнал соответствует равным по значению и одинаковым по знаку напряжениям, приложенным к обоим входным выводам: $U_{\text{оф}} = (U^{(+)} + U^{(-)})/2$.

Относительно $U_{\text{оф}}$ потенциал одного вывода выше, а другого — ниже на ΔU . Дифференциальный (разностный) сигнал $U_{\text{диф}} = 2\Delta U = U^{(+)} - U^{(-)}$.

Пример 3.1. Определить синфазный и дифференциальный сигналы на входах ИМС ОУ, если $U^{(+)} = 1,015$ В, $U^{(-)} = 1,013$ В.
В соответствии с приведенными выражениями

$$U_{\text{оф}} = 0,5 (U^{(+)} + U^{(-)}) = 0,5 (1,015 + 1,013) = 1,014 \text{ В};$$

$$U_{\text{диф}} = U^{(+)} - U^{(-)} = 1,015 - 1,013 = 0,002 \text{ В} = 2 \text{ мВ}.$$

Отметим, что в литературе ИМС ОУ называют операционным усилителем без обратной связи, а ОУ — операционным усилителем с обратной связью; иногда термином «операционный усилитель» называют как интегральную схему, так и усилитель.

Структура ИМС операционного усилителя. Несмотря на существенные схемотехнические отличия ИМС ОУ разных типов, в каждой из них можно выделить входной каскад, усилитель напряжения, цепь сдвига постоянного уровня и выходной каскад усиления мощности.




Рис. 3.3

На рис. 3.3 приведена упрощенная структура ИМС, содержащая указанные каскады и цепи. Кроме них в ИМС ОУ могут входить элементы коррекции частотной характеристики, цепь защиты от короткого замыкания на выходе и др.

Входной каскад представляет собой дифференциальный усилитель (ДУ), в плечах которого стоят одинаковые транзисторы VT_1 и VT_2 и равные коллекторные резисторы. В общей эмиттерной цепи VT_1 и VT_2 находится генератор стабильного тока I_{01} , выполненный на транзисторах VT_3 и VT_4 . Подробно дифференциальный усилитель рассмотрен в § 2.6. Поэтому далее излагаются сведения о ДУ, которые логически связаны с последующим описанием.

Дифференциальный каскад предназначен для усиления дифференциального сигнала — разности напряжений, приложенных к входам. При полной идентичности плеч усилителя напряжение между коллекторами VT_1 и VT_2 в отсутствие сигналов на входах равно нулю. При идеально стабильном токе I_{01} коллекторные токи I_{k1} и I_{k2} не могут одинаково изменяться в одну сторону (каскад не реагирует на синфазный сигнал); при идентичных плечах коллекторные напряжения равны и при таком сигнале не изменяются: $U_{k1} = U_{k2} \approx E_n - 0,5I_{01}R_K$. Если ток I_{01} может изменяться, то коллекторные напряжения под действием $U_{\text{сф}}$ не остаются неизменными. Так как на правую половину схемы (на базу транзистора VT_7) напряжение подается с коллектора одного плеча, то в конечном счете действие $U_{\text{сф}}$ приводит к появлению напряжения на выходе. При этом усилитель перестает различать слабый дифференциальный сигнал: вызванное им выходное напряжение соизмеримо с выходным напряжением от синфазного сигнала.

На выходное напряжение ОУ наибольшее влияние оказывают

изменения напряжений во входном каскаде (за счет нестабильности температуры, питающих напряжений, старения элементов), так как эти изменения усиливаются последующими каскадами. Именно поэтому основные меры, уменьшающие влияние дестабилизирующих факторов, принимаются во входном каскаде. К ним относятся стремление обеспечить максимальную идентичность плеч дифференциального усилителя и стабильность тока I_{01} .

Транзисторы во входном каскаде работают в режиме микромперных токов. За счет этого повышается входное сопротивление, но снижается коэффициент усиления каскада.

Усилитель напряжения выполнен на транзисторах VT_5 , VT_6 также по схеме дифференциального усилителя, однако в приведенной схеме его эмиттерный ток не стабилизирован. Каскад имеет одиночный выход — коллектор VT_6 .

В ряде ИМС ОУ для симметрирования плеч дифференциального усилителя напряжения к коллектору второго плеча присоединяется нагрузка, по значению аналогичная нагрузке первого плеча.

Цепь смещения уровня необходима ввиду отсутствия в схеме разделительных конденсаторов, на которых выделялись бы постоянные составляющие напряжений.

В приведенной схеме (см. рис. 3.3) относительно высокий потенциал на коллекторе VT_6 смещается вниз на сумму напряжений $u_{бэ7}$ и $I_{02}R$. Ток I_{02} обеспечивает генератор стабильного тока, собранный на транзисторах VT_8 и VT_9 (последний — в диодном включении).

Каскад на транзисторе VT_{10} — усилитель напряжения по схеме с общим эмиттером. Кроме того, он осуществляет сдвиг постоянного уровня вверх на величину $u_{бк10}$. В итоге результирующий сдвиг равен постоянному напряжению на коллекторе VT_6 .

Выходной каскад выполнен на комплементарных транзисторах ($p-n-p$ и $n-p-n$) VT_{11} и VT_{12} , работающих в режиме эмиттерных повторителей. Это обеспечивает высокое входное и малое выходное сопротивления каскада. Так как постоянное напряжение на базах близко к нулю, то один из транзисторов работает при положительном сигнале, поступающем на базы, а другой — при отрицательном.

Параметры ИМС операционного усилителя. Отечественная промышленность выпускает разнообразные ИМС ОУ, отличающиеся параметрами. Рассмотрим основные из них.

Коэффициент усиления постоянного напряжения K — отношение выходного напряжения ИМС к дифференциальному входному напряжению, т. е. к разности потенциалов между входными выводами. ИМС ОУ имеют коэффициенты усиления от тысяч до нескольких миллионов.

Входное сопротивление для дифференциального сигнала $R_{\text{вх,диф}}$ — сопротивление между входами ИМС. Значение $R_{\text{вх,диф}}$ лежит в широких пределах от килоом до стек мегаом (у ИМС с полевыми транзисторами на входе). Входное сопротивление синфазному сигналу $R_{\text{вх,сф}}$ — сопротивление между одним из входов и «землей» при разомкнутом втором входе. Значение $R_{\text{вх,сф}}$ обычно превышает 100 МОм.

Коэффициент ослабления синфазного сигнала $K_{\text{ос,сф}}$ — отношение коэффициента усиления K дифференциального сигнала к коэффициенту усиления $K_{\text{сф}}$ синфазного сигнала. Обычные значения $K_{\text{ос,сф}} = 60 \div 80$ дБ. Чем больше $K_{\text{ос,сф}}$, тем меньшую разность входных сигналов сможет различать ОУ на фоне большого синфазного напряжения.

Входное напряжение смещения нуля $U_{\text{см}}$ — дифференциальное напряжение, которое нужно приложить между входами ИМС, чтобы ее выходное напряжение в отсутствие входных сигналов стало равным нулю. Необходимость $U_{\text{см}}$ обусловлена в основном разными напряжениями на эмиттерно-базовых переходах входных транзисторов. Обычно $U_{\text{см}} = 3 \div 7$ мВ. Значение $U_{\text{см}}$ зависит от температуры и напряжения питания.

Выходное сопротивление $R_{\text{вых}}$ определяется выходным каскадом и обычно составляет 100—500 Ом.

Входной ток $I_{\text{вх}}$ — полусумма токов $I_{\text{вх}}^{(+)}$ и $I_{\text{вх}}^{(-)}$, протекающих через входные выводы ИМС при $U_{\text{вых}} = 0$. В ИМС на биполярных транзисторах $I_{\text{вх}}$ находится в пределах 10 нА—10 мкА, в ИМС на полевых транзисторах $I_{\text{вх}}$ составляет пикоамперы (1 нА = 10^{-9} А; 1 пА = 10^{-12} А). Входные токи — токи смещения баз (в биполярных транзисторах), обеспечивающие рабочий режим, или токи утечки затворов (в полевых транзисторах).

Разность входных токов $\Delta I_{\text{вх}} = I_{\text{вх}}^{(+)} - I_{\text{вх}}^{(-)}$ обусловлена идентичностью входных транзисторов. Обычно $\Delta I_{\text{вх}}$ меньше величины $I_{\text{вх}}$ в 3—10 раз.

Частота единичного усиления f_t — частота, на которой ИМС имеет коэффициент усиления $K = 1$. Обычные значения f_t от 1 до 10 МГц.

Частота среза $f_{\text{ср}}$ — частота, на которой коэффициент усиления составляет 0,7 коэффициента усиления K постоянного напряжения. Обычно значения $f_{\text{ср}}$ лежат в диапазоне сотен герц — сотен килогерц. Заметим, что при наличии обратной связи $f_{\text{ср}}$ увеличивается в $K\beta$ раз, где β — доля выходного напряжения, передаваемая по цепи обратной связи на вход.

Так как для усилителя постоянного тока нижняя граничная частота $f_n = 0$, то ширина полосы пропускания ($f_t - f_n$) равна верхней граничной частоте. Поэтому для ИМС ОУ частоты f_t и $f_{\text{ср}}$ нередко называют соответственно полосой единичного усиления и полосой на уровне 0,7.

Скорость нарастания выходного напряжения $v = \Delta U_{\text{вых}}/\Delta t$ измеряется при подаче ступенчатого напряжения на вход ИМС ОУ и коротком замыкании выхода на инвертирующий вход. Обычные значения $v = 0,1 \div 5$ В/мкс. Ограниченнность v обусловлена наличием емкостей внутри ИМС и вне ее. Пусть на входе и выходе ОУ действуют синусоидальные сигналы. При этом скорость нарастания выходного напряжения $u_{\text{вых}} = U_{\text{вых}} \sin 2\pi ft$, а

$$v = du_{\text{вых}}/dt = 2\pi f U_{\text{вых}} \cos 2\pi ft.$$

Максимальная скорость будет иметь место при $\cos 2\pi ft = 1$ на некоторой максимально возможной частоте f_{max} :

$$v_{\text{max}} = 2\pi f_{\text{max}} U_{\text{вых}}.$$

Так как v_{max} не может превышать скорость v , соответствующую данной ИМС, то наивысшая частота сигнала при неискаженном усиении

$$f_{\text{max}} = v/(2\pi U_{\text{вых}}). \quad (3.1)$$

Если частота входного сигнала превысит это значение, то $u_{\text{вых}}$ не будет успевать следовать за $u_{\text{вх}}$, т. е. форма выходного сигнала будет искажена. На рис. 3.4 приведена кривая выходного напряжения для случая, когда скорость изменения синусоидального напряжения на некоторых участках превышает значение v выбранной ИМС. На этих участках форма выходного напряжения, изменяющегося со скоростью v , существенно отличается от синусоидальной.

Чем больше $U_{\text{вых}}$, тем меньше f_{max} . Физически это объясняется тем, что с увеличением амплитуды $U_{\text{вых}}$ увеличивается скорость нарастания выходного напряжения и для ее уменьшения следует уменьшить частоту входного сигнала.

Частота, на которой имеет место неискаженное усиление при наибольшей для данного ОУ амплитуде $U_{\text{вых}}$, называется полосой пропускания максимальной мощности (f_p).

Пример 3.2. Определить наибольшую частоту синусоидального входного напряжения, а также полосу пропускания максимальной мощности ($U_{\text{вых}} = 11$ В), которую допускает значение v выбранной ИМС ОУ ($v = 2,5$ В/мкс), если на выходе надо иметь неискаженные напряжения: а) $U_{\text{вых}} = -2$ В; б) $U_{\text{вых}} = 8$ В.

В соответствии с формулой (3.1), выражая v в основных единицах (В/с), имеем:

$$a) f_{\text{max}} = 2,5 \cdot 10^6 / (2 \cdot 3,14 \cdot 2) \approx 200 \text{ кГц},$$

$$b) f_{\text{max}} = 2,5 \cdot 10^6 / (2 \cdot 3,14 \cdot 8) \approx 50 \text{ кГц}.$$

Полоса пропускания максимальной мощности

$$f_p = v / (2\pi U_{\text{вых}}) = 2,5 \cdot 10^6 / (2 \cdot 3,14 \cdot 11) = 36 \text{ кГц}.$$




Рис. 3.4

Пример 3.3. Определить наибольшую амплитуду $U_{\text{вых}}$ синусоидального выходного напряжения, которую допускает значение v в выбранной ИМС ОУ ($v = 2 \text{ В/мкс}$) на частоте $f_{\text{макс}} = 50 \text{ кГц}$.
Из выражения (3.1) получаем

$$U_{\text{вых}} = v / (2\pi f_{\text{макс}}) = 2 \cdot 10^6 / (2 \cdot 3,14 \cdot 50 \cdot 10^3) \approx 6,4 \text{ В.}$$

Из приведенных примеров видно, что частота $f_{\text{макс}}$ и напряжение $U_{\text{вых}}$ не должны назначаться независимо друг от друга.

Высокие качественные показатели ИМС позволяют в ряде случаев считать ее идеальной, что существенно упрощает анализ и синтез ОУ. При этом принимают $K = \infty$, $R_{\text{вх}} = \infty$, $R_{\text{вых}} = 0$, $I_{\text{вх}} = 0$, $U_{\text{вх}} = 0$ и т. д.

Типы операционных усилителей. В зависимости от того, на какой вход ИМС ОУ воздействует входной сигнал, различают три типа ОУ: *инвертирующий*, *неинвертирующий* и *дифференциальный*.

Общая особенность всех типов ОУ — наличие цепи отрицательной обратной связи с выхода на инвертирующий вход ИМС, образованный резисторами; другая — равенство нулю напряжения U_0 между входами ИМС (если считать ее идеальной). Действительно, в линейном режиме напряжение на выходе ОУ $U_{\text{вых}} = -KU_0$, откуда $U_0 = U_{\text{вых}}/K$.

Значение $U_{\text{вых}}$ меньше напряжения источника питания, т. е. ограничено. С учетом этого при $K = \infty$ (один из признаков идеальности ИМС) получаем

$$U_0 = 0. \quad (3.2)$$

Физически это объясняется следующим. Любое отклонение U_0 от нулевого значения было бы бесконечно усилено ИМС, передано через цепь обратной связи на вход (-) ИМС и, будучи инвертировано относительно напряжения U_0 на этом входе, компенсировало бы его.

Условие (3.2)* позволяет достаточно просто определить ряд параметров операционного усилителя.

Инвертирующий операционный усилитель. В данном случае напряжение сигнала $U_{\text{вх}}$ подается на вход (-) (рис. 3.5), из-за чего выходное напряжение инвертировано относительно $U_{\text{вх}}$. Резисторами R_2 , R_1 создана параллельная обратная связь по напряжению: с выхода на вход подается напряжение

$$U_{0c} = U_{\text{вых}} R_1 / (R_0 + R_1) = \beta U_{\text{вых}},$$

где $\beta = R_1 / (R_0 + R_1)$ — коэффициент передачи цепи обратной связи.

Вход (+) через резистор R_2 соединен с корпусом, т. е. имеет

*Далее предполагается, что условие (3.2) выполняется, кроме оговоренных случаев.

нулевой потенциал. С учетом выражения (3.2) это означает, что потенциал точки a (рис. 3.5) тоже равен нулю (a — точка потенциального нуля, кажущейся «землей»).

Входное сопротивление ОУ

$$R_{\text{вх}}^* = U_{\text{вх}} / I_c,$$

где I_c — ток сигнала, обусловленный напряжением $U_{\text{вх}}$. В соответствии со схемой рис. 3.5, считая ИМС идеальной ($U_0 = 0$),

$$I_c = (U_{\text{вх}} - U_0) / R_1 = U_{\text{вх}} / R_1, \quad (3.3)$$

откуда

$$R_{\text{вх}}^* = R_1.$$

Коэффициент усиления ОУ можно определить, используя другой признак идеальности ИМС: $R_{\text{вх}} = \infty$. Из этого условия следует, что во входные выводы ИМС ток не ответвляется, т. е. через резисторы R_1 и R_0 проходит один и тот же ток I_c .

Резистор R_0 находится под напряжением $U_{\text{вых}}$, так как его левый по схеме вывод имеет потенциал $U_a = 0$. Поэтому с учетом выражения (3.3)

$$U_{\text{вых}} = -U_{R0} = -I_c R_0 = -U_{\text{вх}} R_0 / R_1.$$

Отсюда коэффициент усиления ОУ при инвертирующем включении

$$K_{\text{ин}}^* = U_{\text{вых}} / U_{\text{вх}} = -R_0 / R_1, \quad (3.4)$$

т. е. определяется соотношением сопротивлений резисторов в цепи обратной связи.

Так как обычно $R_0 \geq R_1$, то коэффициент передачи цепи обратной связи $\beta = R_1 / (R_0 + R_1) \approx R_1 / R_0$.

Поэтому

$$K_{\text{ин}}^* = -R_0 / R_1 \approx -1 / \beta.$$

Выходное сопротивление ОУ (усилителя с отрицательной обратной связью по напряжению)

$$R_{\text{вых}}^* = R_{\text{вых}} / (1 + \beta K),$$

где $R_{\text{вых}}$ и K — соответственно выходное сопротивление и коэффициент усиления ИМС. Если принять ИМС идеальной ($K = \infty$), то $R_{\text{вых}}^* = 0$.

Заметим, что синфазный сигнал на входах ИМС в схеме рис. 3.5 отсутствует: потенциал каждого из них равен нулю.

Через входы реальной ИМС ОУ проходят токи, так как




Рис. 3.5




Рис. 3.6




Рис. 3.7

$R_{вх} \neq \infty$. Их влияние на выходное напряжение не ощущается при равенстве напряжений, которые создают указанные токи. Для этого сопротивления в цепях входов ИМС делают равными; в схеме рис. 3.5 $R_2 = R_1 \parallel R_0$. Подробнее этот вопрос рассматривается при оценке влияния на ОУ неидеальности ИМС.

Пример 3.4. На базе ИМС ОУ 140 УД10 спроектировать инвертирующий ОУ, напряжение на выходе которого $U_{вых} = 4$ В при напряжении на входе $U_{вх} = 80$ мВ.

Требуемый коэффициент усиления ОУ

$$K^* = U_{вых}/U_{вх} = 4/(80 \cdot 10^{-3}) = 50.$$

По формуле (3.4) отношение сопротивлений резисторов $R_0/R_1 = 50$. Для определения каждого из них учтем, что с увеличением возрастает входное сопротивление ОУ ($R_{вх} = R_1$), но увеличивается и падение напряжения на R_1 за счет входного тока $I_{вх}$ ИМС. Считается приемлемым, если это напряжение не превышает 0,1 $U_{вх}$. Заметим также, что из-за большой разницы R_1 и R_0 весь ток $I_{вх}$ практически проходит только через резистор R_1 . При сделанных допущениях $I_{вх} = 500$ нА (что соответствует заданной ИМС)

$$R_1 = 0,1 U_{вх}/I_{вх} = 0,1 \cdot 80 \cdot 10^{-3}/(500 \cdot 10^{-9}) = 16 \text{ кОм};$$

$$R_0 = 50R_1 = 800 \text{ кОм}.$$

Выбираем по ГОСТу $R_1 = 16$ кОм, $R_0 = 820$ кОм. Сопротивление резистора R_2 , соединяющего с «землей» вход (+) ИМС;

$$R_2 = R_1 \parallel R_0 = 16 \parallel 820 \approx 16 \text{ кОм}.$$

Инвертирующий повторитель можно получить, выбрав в схеме рис. 3.5 сопротивления резисторов R_1 и R_2 равными.

Инвертирующий сумматор напряжений изображен на рис. 3.6. К точке a схемы через резисторы одинаковых сопротивлений притекают токи I_1, I_2, \dots, I_n от источников U_1, U_2, \dots, U_n . Напряжение на выходе ОУ

$$\begin{aligned} U_{вых} &= -U_{R0} = -(I_1 + I_2 + \dots + I_n) R_0 = \\ &= -(U_1/R + U_2/R + \dots + U_n/R) R = -(U_1 + U_2 + \dots + U_n). \end{aligned}$$

Неинвертирующий операционный усилитель. В данном случае (рис. 3.7) сигнал $U_{вх}$ воздействует на вход (+), благодаря чему $U_{вых}$ синфазно $U_{вх}$.

Так как $U_0 = 0$ (следствие идеальности ИМС), то напряжение




Рис. 3.8




Рис. 3.9

на резисторе R_1 $U_{R1} = U_{вх}$, а ток через резистор $I_{R1} = U_{R1}/R_1 = U_{вх}/R_1$.

Полагая, что через входы ИМС ток не проходит, можно записать

$$I_{R0} = I_{R1} = U_{вх}/R_1.$$

Напряжение на выходе ОУ равно сумме напряжений на резисторах R_0 и R_1 :

$$U_{вых} = I_{R1} (R_0 + R_1) = U_{вх} (R_0 + R_1)/R_1.$$

Коэффициент усиления ОУ определяют из последнего выражения:

$$K^*_{\text{из}} = U_{вых}/U_{вх} = (R_0/R_1) + 1 = 1/\beta, \quad (3.5)$$

где $\beta = R_1/(R_0 + R_1)$ — коэффициент передачи цепи обратной связи.

Входное сопротивление в данной схеме велико: к сопротивлению $R_{вх\text{диф}}$ между входами ИМС приложено напряжение $U_0 \approx 0$. Благодаря этому через $R_{вх\text{диф}}$ проходит весьма незначительный ток, что эквивалентно большому входному сопротивлению: $R_{вх}^* = R_{вх\text{диф}} (1 + \beta K)$.

Выходное сопротивление ОУ, наоборот, незначительно. Как и в случае инвертирующего ОУ, оно равно

$$R_{вых}^* = R_{вых}/(1 + \beta K),$$

где $R_{вых}$ — выходное сопротивление ИМС.

Заметим, что в неинвертирующем ОУ потенциалы обоих входов ИМС по-прежнему приблизительно одинаковы ($U_0 \approx 0$), но в данном случае равны потенциальному входа (+) ИМС (в схеме на рис. 3.7 он равен $U_{вх}$), т. е. на входах ИМС действует синфазный сигнал, значение которого близко к $U_{вх}$.

Резистор R_2 (рис. 3.7) вводят в схему, чтобы создать равные падения напряжений от токов $I_{вх}^{(-)}$ и $I_{вх}^{(+)}$.

Неинвертирующий повторитель напряжения изображен на рис. 3.8. Так как $U_0 \approx 0$, то напряжение на выходе ОУ, соединенном с входом (-) ИМС, $U_{вых} = U^{(-)} \approx U_{вх}$.

Дифференциальный операционный усилитель. В данном случае сигналы подаются на входы (+) и (-) ИМС (рис. 3.9). Напряжение на выходе ОУ равно алгебраической сумме напряжений, каждое из которых — результат действия сигнала на соответствующем входе (напомним, что режим каскада — линейный):

$$U_{\text{вых}} = U_{\text{вх}}^{(+)} K_{\text{ин}}^* - U_{\text{вх}1} K_{\text{ин}}^*. \quad (3.6)$$

Подставляя в (3.6) выражения $K_{\text{ин}}^*$ и $K_{\text{ин}}^*$, имеем для схемы рис. 3.9

$$U_{\text{вых}} = U_{\text{вх}2} \frac{R_3}{R_2 + R_3} (1 + R_0/R_1) - U_{\text{вх}1} R_0/R_1.$$

В частном случае при $R_2 = R_3$ и $R_0 = R_1$ получаем $U_{\text{вых}} = U_{\text{вх}2} - U_{\text{вх}1}$, т. е. схема осуществляет вычитание входных напряжений. Недостатком ее является наличие синфазного сигнала на входах ИМС, так как $U^{(-)} \approx U^{(+)} \neq 0$.

На рис. 3.10 изображена схема, выполняющая вычитание входных сигналов и не имеющая синфазного напряжения на входах (в отличие от схемы на рис. 3.9). Последнее объясняется тем, что в каждом каскаде $U^{(-)} \approx U^{(+)} = 0$ (входы (+) соединены с «землей»). При выбранном соотношении резисторов первый каскад — инвертирующий повторитель, так что в точке b $u_b = -U_{\text{вх}1}$. Напряжения $U_{\text{вх}2}$ и $-U_{\text{вх}1}$ через одинаковые резисторы R_2 поступают на вход (-) второго каскада, который является инвертирующим сумматором. Поэтому $U_{\text{вых}} = U_{\text{вх}1} - U_{\text{вх}2}$.

Резисторы, присоединенные к входам (+) обеих ИМС, по назначению аналогичны резисторам R_2 (см. рис. 3.5 и 3.7).

Влияние на операционный усилитель неидеальности ИМС. Рассмотрим раздельно влияние реальных параметров ИМС на параметры ОУ.

Конечное значение коэффициента усиления ($K \neq \infty$) вынуждает считаться с тем, что напряжение между входами ИМС $U_0 \neq 0$.




Рис. 3.10

В схеме инвертирующего усилителя (см. рис. 3.5) напряжения $U_{\text{вх}}$, $U_{\text{вых}}$ в цепи $R1-R0$ включены согласно. В соответствии с этим можно последовательно записать

$$U_0 = U_{\text{вх}} - IR_1 = U_{\text{вх}} - (U_{\text{вых}} + U_{\text{вх}}) R_1/(R_1 + R_0);$$

$$U_{\text{вых}} = U_0 K = [U_{\text{вх}} - (U_{\text{вых}} + U_{\text{вх}}) R_1/(R_1 + R_0)] K.$$

Из второго выражения нетрудно получить

$$U_{\text{вых}} \left(1 + K \frac{R_1}{R_1 + R_0} \right) = U_{\text{вх}} K \left(1 - \frac{R_1}{R_1 + R_0} \right),$$

откуда

$$K_{\text{ин}}^* = U_{\text{вых}}/U_{\text{вх}} = (-R_0/R_1) [1/(1 + 1/K\beta)],$$

где по-прежнему $\beta = R_1/(R_1 + R_0)$.

Таким образом, конечное значение K обуславливает меньшее значение $K_{\text{ин}}^*$ по сравнению с идеальным случаем $K = \infty$ (когда $K_{\text{ин}}^* = -R_0/R_1$).

Для схемы неинвертирующего усилителя (см. рис. 3.7)

$$U_{\text{вх}} = U_0 + U_{R1} = U_{\text{вых}}/K + U_{\text{вых}} R_1/(R_1 + R_0).$$

Из этого выражения имеем

$$K_{\text{ин}}^* = U_{\text{вых}}/U_{\text{вх}} = (1 + R_0/R_1) [1/(1 + 1/K\beta)].$$

И в данном случае конечное значение K обуславливает меньшую величину $K_{\text{ин}}^*$ по сравнению с идеальным случаем.

Входное напряжение смещения нуля $U_{\text{см}}$ и входные токи $I_{\text{вх}}^{(+)}$ и $I_{\text{вх}}^{(-)}$ создают ошибку $\Delta U_{\text{вых}}$, в отсутствие входных сигналов напряжение на выходе не равно нулю.

Напряжение $U_{\text{см}}$ непосредственно входному сигналу и создает ошибку, пропорциональную своему значению и коэффициенту усиления ИМС ОУ. Для ее компенсации на один из входов подают напряжение, значение и полярность которого обеспечивают $u_{\text{вых}} = 0$ в отсутствие входных сигналов.

Ошибка от входных токов $I_{\text{вх}}^{(+)}$ и $I_{\text{вх}}^{(-)}$ определяется напряжениями на сопротивлениях $R^{(+)}$ и $R^{(-)}$, через которые эти токи втекают во входные выводы ИМС:

$$\Delta U_{\text{вых}} = I_{\text{вх}}^{(+)} R^{(+)} - I_{\text{вх}}^{(-)} R^{(-)}. \quad (3.7)$$

Нетрудно заметить, что $I_{\text{вх}}^{(+)} + I_{\text{вх}}^{(-)}$ можно представить как $I_{\text{вх}}^{(+)} = I_{\text{вх}0} + \Delta I_{\text{вх}}$, $I_{\text{вх}}^{(-)} = I_{\text{вх}0} - \Delta I_{\text{вх}}$, где $I_{\text{вх}0} = (I_{\text{вх}}^{(+)} + I_{\text{вх}}^{(-)})/2$, $\Delta I_{\text{вх}} = (I_{\text{вх}}^{(+)} - I_{\text{вх}}^{(-)})/2$.

Тогда выражение (3.7) запишем в виде

$$\Delta U_{\text{вых}} = I_{\text{вх}0} (R^{(+)} - R^{(-)}) + \Delta I_{\text{вх}} (R^{(+)} + R^{(-)}).$$

Отсюда следует, что для уменьшения $\Delta U_{\text{вых}}$ надо обеспечивать равенство сопротивлений $R^{(+)}$ и $R^{(-)}$, а также стремиться к уменьшению каждого из них.

При $R^{(+)} = R^{(-)} = R$ $\Delta U_{\text{вых}}$ существенно уменьшается: $\Delta U_{\text{вых}} \equiv 2\Delta I_{\text{вх}} R \equiv \equiv (I_{\text{вх}}^{(+)} - I_{\text{вх}}^{(-)}) R$.

Равенство $R^{(+)} = R^{(-)} = R$ реализовано в схемах рис. 3.5 и 3.7 за счет того, что $R_2 = R_1 \parallel R_0$.

Входные сопротивления ИМС $R_{\text{вхдиф}} \neq \infty$, $R_{\text{вхсф}} \neq \infty$ обуславливают уменьшение коэффициента усиления ОУ по сравнению со случаем, когда эти




Рис. 3.11




Рис. 3.12

сопротивления считались бесконечно большими. При $R_{\text{вх,диф}} \gg R_1$ и $R_{\text{вх,сф}} \gg R_1$ (см. рис. 3.5 и 3.7) влияние конечных значений $R_{\text{вх,диф}}$ и $R_{\text{вх,сф}}$ практически не ощущается.

Выходное сопротивление ИМС $R_{\text{вых}} \neq 0$ приводит к уменьшению нагрузочной способности ОУ по сравнению со случаем, когда предполагалось $R_{\text{вых}} = 0$: с уменьшением сопротивления нагрузки $R_{\text{н}}$ выходное напряжение падает. Влияние $R_{\text{вых}} \neq 0$ будет тем меньше, чем более точно выполняются неравенства $R_{\text{н}} > R_{\text{вых}}$, $R_0 > R_{\text{вых}}$, где R_0 — сопротивление резистора в цепи обратной связи (см., например, рис. 3.5 и 3.7).

Устойчивость операционных усилителей. Частотные характеристики ИМС ОУ. На рис. 3.11 изображена эквивалентная схема усилительного каскада, где сказывается наличие емкости нагрузки C : R — выходное сопротивление каскада; K — коэффициент усиления в диапазоне низких частот, где влияние емкости C не ощущается. Приведенная схема позволяет оценить действие этой емкости.

Комплексный коэффициент усиления каскада

$$K_{\omega} = \frac{U_{\text{вых}}}{U_{\text{вх}}} = K \frac{U_{\text{вх}}}{U_{\text{вх}} [R + 1/(j\omega C)]} \frac{1}{j\omega C} = \frac{K}{1 + j\omega RC} = \frac{K}{1 + jf_{\text{ср}}/f} = \frac{K}{1 + j\frac{\omega}{\omega_{\text{ср}}}} \quad (3.8)$$

где $f_{\text{ср}} = 1/(2\pi RC)$ называют частотой среза.

Из (3.8) можно записать выражение амплитудно-частотной характеристики каскада — модуль комплекса K_{ω} :

$$K_{\omega} = |U_{\text{вых}}/U_{\text{вх}}| = K/\sqrt{1 + (f/f_{\text{ср}})^2}, \quad (3.9)$$

а умножая числитель и знаменатель (3.8) на выражение, комплексно сопряженное знаменателю, — выражение фазочастотной характеристики как отношения минимумы комплекса к действительной части

$$\Delta\varphi = -\arctg(f/f_{\text{ср}}), \quad (3.10)$$

где $\Delta\varphi$ — отрицательное приращение (набег) фазы к 180° сдвигу между напряжениями $u_{\text{вых}}$ и $u_{\text{вх}}$, который свойствен каскаду с коллекторной нагрузкой.

Выражениями (3.9) и (3.10) описываются частотные характеристики каскада ИМС ОУ. На частоте $f = f_{\text{ср}}$ $K_{\omega} = K/\sqrt{2} = 0,707 K$ по сравнению с низкими частотами, на которых влияние емкости C не ощущается, коэффициент усиления каскада K_{ω} уменьшается в 1,41 раза (на 3 дБ). На этой частоте $\Delta\varphi = -45^{\circ}$. С увеличением частоты K_{ω} уменьшается, а φ быстро возрастает, стремясь к -90° (рис. 3.12).

Выражение (3.9) приобретает большую наглядность, если в его знаменателе пренебречь единицей, что практически не вызывает ошибки в интересующем диапазоне частот, где $f \gg f_{\text{ср}}$. Тогда

$$K_{\omega} = K f_{\text{ср}} / f, \quad (3.11)$$

т. е. с увеличением частоты усиление каскада во столько же раз уменьшается.

На частоте $f_{\text{т}}$ единичного усиления (рис. 3.12) $K_{\omega} = 1$. Подставляя $f = f_{\text{т}}$ и $K_{\omega} = 1$ в выражение (3.11), получаем $f_{\text{т}} = K f_{\text{ср}}$. Поэтому (3.11) можно записать в следующей форме: $K_{\omega} = f_{\text{т}}/f$, т. е. коэффициент усиления ИМС ОУ на частоте f можно ориентировочно оценить отношением частот $f_{\text{т}}$ и f .

Заметим, что приведенное выражение справедливо, когда амплитудно-частотная характеристика имеет одну частоту среза.

Чтобы разместить на осях большие диапазоны изменений K_{ω} и f , амплитудно-частотную характеристику строят в логарифмическом масштабе, при этом K выражают в децибелах. В соответствии с выражением (3.11) имеем

$$K_{\omega, \text{дБ}} = 20 \lg K_{\omega} = 20 \lg K + 20 \lg (f_{\text{ср}}/f) = 20 \lg K - 20 \lg (f/f_{\text{ср}}).$$

Из правой части данного равенства следует, что десятикратное (на декаду) увеличение частоты f вызывает спад логарифмической амплитудно-частотной характеристики (ЛАЧХ) на 20 дБ. При этом считают, что до $f = f_{\text{ср}}$ характеристика не имеет завала, т. е. параллельна оси частот. Таким образом, на частоте $f = f_{\text{ср}}$ ЛАЧХ имеет точку перегиба (полюс) (рис. 3.13). Заметим, что точке ($f = f_{\text{ср}}$, $K_{\omega} = 1$) (см. рис. 3.12) соответствует пересечение ЛАЧХ с осью частот (рис. 3.13).

Фазочастотную характеристику представляют ступенчатой кривой, скачок которой на -90° соответствует частоте $f_{\text{ср}}$. За счет такого представления имеет место определенная ошибка: при $f = f_{\text{ср}}$ фазовый сдвиг за счет нагружающей емкости (набег фазы $\Delta\varphi$) составляет -45° ; однако при $f > f_{\text{ср}}$ он быстро нарастает.

Каскады ИМС имеют разные выходные сопротивления и нагружаются разными емкостями, т. е. характеризуются разными частотами среза $f_{\text{ср}}$. Поэтому результирующая ЛАЧХ ИМС ОУ имеет несколько точек перегиба, «вступают в действие» частотные искажения одного из каскадов и спад ЛАЧХ возрастает на 20 дБ/дек (рис. 3.14). В ступенчатой кривой фазочастотной характеристики частоте $f_{\text{ср}}$ каждого каскада соответствует скачок на -90° .

По частотным свойствам многие ИМС ОУ, несмотря на сложную структуру, эквивалентны двухкаскадным усилителям — их ЛАЧХ имеет два спадающих участка с наклонами —20 и -40 дБ/дек. За счет коррекции эту характеристику делают однополосной: ее спадающий участок имеет наклон -20 дБ/дек.




Рис. 3.13




Рис. 3.14

Частотные характеристики ОУ. Рассмотрим амплитудно-частотную характеристику операционного усилителя на ИМС, охваченной резистивной отрицательной обратной связью.

Частота среза f_{cp}^* такого усилителя (для усилителя постоянного тока — полоса пропускания) в $(1 + \beta K)$ раз больше частоты среза f_{cp} без отрицательной обратной связи;

$$f_{cp}^* = f_{cp} (1 + \beta K). \quad (3.12)$$

Практически спад амплитудно-частотной характеристики ОУ начинается вблизи частоты f_{cp} ; до нее она близка к горизонтальной прямой. В соответствии с этим можно наметить простой способ построения амплитудно-частотной характеристики ОУ. Для этого определим коэффициент усиления ИМС ОУ на частоте f_{cp} . Подставляя в (3.11) $f = f_{cp}^*$ из выражения (3.12), имеем

$$K_\omega = K / (1 + \beta K).$$

Разделив числитель и знаменатель правой части на K и имея в виду его большую величину, получаем $K_\omega \approx 1/\beta$.

Отсюда следует, что частота среза f_{cp}^* амплитудно-частотной характеристики ОУ примерно равна частоте, на которой коэффициент усиления ИМС $K_\omega = 1/\beta$.

Так как для инвертирующего и неинвертирующего ОУ коэффициент усиления $K^* \approx 1/\beta$, то частоту f_{cp}^* ОУ можно приближенно определить как абсциссу точки пересечения прямой $K^* = 1/\beta$ с амплитудно-частотной характеристикой ИМС (рис. 3.15).

Выбор ИМС ОУ следует производить с таким расчетом, чтобы частота входного сигнала была меньше частоты f_t единичного усиления (по ней осуществляется предварительный выбор ИМС), частоты среза f_{cp} и частоты f_{\max} (см. (3.1)), на которой происходит неискаженное усиление при заданной амплитуде выходного напряжения.

Устойчивость и коррекция ОУ. Если напряжение, передаваемое с выхода на вход по цепи обратной связи, окажется в фазе с вызвавшим его входным напряжением и по значению не будет меньше его, то усилитель возбудится.

В ОУ эти условия могут легко выполняться. Первое (баланс фаз) благодаря тому, что на предусмотренный 180° сдвиг между выходом и входом ($-$) накладывается набег фазы $\Delta\phi$ в многокаскадной ИМС; на некоторой частоте такой набег фазы составит -180° . При этом цепь обратной связи будет осуществлять не отрицательную, а положительную связь.

Второе условие (баланс амплитуд) будет выполняться, если усиление по

петле (вход ИМС — выход ее — цепь обратной связи — вход ИМС) окажется не меньше единицы:

$$K_\omega \beta \geq 1, \quad (3.13)$$

где K_ω — коэффициент усиления ИМС; $\beta = R_1/(R_0 + R_1)$ — коэффициент передачи цепи обратной связи (см., например, рис. 3.5).

Как следует из выражения (3.13), при больших значениях β (глубокая обратная связь) самовозбуждение облегчается: оно наступает при меньших значениях K_ω . Физически это объясняется тем, что с увеличением β возрастает напряжение, передаваемое с выхода ОУ на вход. В результате, когда обратная связь становится положительной, опасность самовозбуждения возрастает.

При балансе фаз ($\Delta\phi = -180^\circ$) самовозбуждение не возникает, если, как следует из выражения (3.13), выполняется неравенство $K_\omega < 1/\beta$. Имея в виду, что $1/\beta$ достаточно точно соответствует коэффициенту усиления инвертирующего и неинвертирующего ОУ, приходим к выводу, что самовозбуждение не возникает, если на частоте, где $\Delta\phi = -180^\circ$,

$$K^* > K_\omega. \quad (3.13a)$$

Пример 3.5. Пусть $\Delta\phi = -180^\circ$ на предельной частоте (см. рис. 3.14), на которой $K_\omega = 55$ дБ. Из выражения (3.13a) следует, что на такой ИМС нельзя реализовать устойчивый усилитель, если требуемое усиление $K^* < 55$ дБ. Наоборот, при $K^* = 60$ дБ усилитель обладает запасом устойчивости в 5 дБ.

Из рис. 3.14 следует, что усилитель имеет запас устойчивости, если прямая $1/\beta$ пересекает ЛАЧХ на участке с наклоном -20 дБ/дек; при этом набег фазы $\Delta\phi$ не превышает -90° и запас по фазе составляет 90° .

Заметим, что ступенчатое представление фазочастотной характеристики со скачками в -90° на каждой частоте среза (в каждом полюсе) обусловливает при расчетах запас по фазе: реальный набег $\Delta\phi = -180^\circ$ имеет место на большей частоте, на которой K_ω меньше; условие самовозбуждения (3.13) выполняется труднее.

Коррекция амплитудно-частотной характеристики осуществляется подключением к специальным выводам ИМС конденсаторов или активно-емкостных цепей. В ряде ИМС коррекция осуществляется встроенными элементами. Цепи коррекции уменьшают усиление ИМС, с тем чтобы по частоте f_{pr} , где $\Delta\phi = -180^\circ$, обеспечить $K_\omega \beta < 1$. Это достигается либо повышением частоты f_{pr} до такого значения, при котором спадающая величина K_ω удовлетворяет




Рис. 3.15




Рис. 3.16

приведенное неравенство, либо уменьшением коэффициента усиления ИМС на прежней частоте.

С уменьшением коэффициента усиления ЛАЧХ ИМС может пересечь ось частот участком с наклоном -20 dB/дек . При этом амплитудно-частотная характеристика окажется однополосной: $\Delta\phi$ не превосходит -90° , а запас устойчивости по фазе составляет 90° .

На рис. 3.16 приведена схема инвертирующего ОУ с элементами $R3, R4$ цепи блокировки нуля (за счет которых устанавливается $U_{\text{вых}} = 0$ в отсутствие входного сигнала) и конденсатором C частотной коррекции.

§ 3.3. АНАЛОГОВЫЕ КОМПАРАТОРЫ

Компаратор предназначен для сравнения аналоговых сигналов: один из них называют опорным ($U_{\text{оп}}$), а другой — измеряемым или входным (u_x). В момент равенства сигналов напряжение на выходе компаратора резко изменяется.

Обычно после компаратора включается цифровой элемент, на вход которого следует подавать напряжения только двух уровней: один соответствует логической 1, а другой — логическому 0. Поэтому напряжения на выходе компаратора должны принимать эти значения.

Компараторы на микросхемах операционных усилителей. Наличие двух входов и большой коэффициент усиления ИМС ОУ позволяют построить компаратор на ее основе.

На рис. 3.17, а приведена схема компаратора для сравнения однополярных сигналов. Полярность $u_{\text{вых}}$ определяется большим из напряжений $U_{\text{оп}}$ и u_x :

$$u_{\text{вых}} = K (U_{\text{оп}} - u_x),$$

а величина $u_{\text{вых}}$ за счет большого коэффициента усиления K и отсутствия обратной связи достигает $U_{\text{вак}}^+$ ($U_{\text{вак}}^-$) при весьма незначительной разности u_x и $U_{\text{оп}}$.

До момента времени t_1 (рис. 3.17, б) $U_{\text{оп}} > u_x$, т. е. полярность напряжения $u_{\text{вых}}$ совпадает с полярностью напряжения $U_{\text{оп}}$ и $u_{\text{вых}} = U_{\text{вак}}^+$. Вслед за равенством (в момент t_1) напряжение u_x начинает превышать $U_{\text{оп}}$. Теперь полярность $u_{\text{вых}}$ определяется напряжением u_x на инвертирующем входе и противоположна u_x . При весьма незначительном




Рис. 3.17




Рис. 3.18

превышении u_x над $U_{\text{оп}}$, т. е. практически в момент t_1 , напряжение на выходе устанавливается равным $U_{\text{вак}}^+$.

В момент времени t_2 вновь наступает равенство сигналов, вслед за которым u_x становится меньше $U_{\text{оп}}$ — напряжение на выходе скачком переходит от $U_{\text{вак}}^+$ к $U_{\text{вак}}^-$.

Статическая характеристика компаратора $u_{\text{вых}} = f(t)$ (рис. 3.17, б), данная пунктиром, соответствует идеальному компаратору (считается, что переключение $u_{\text{вых}}$ происходит мгновенно в момент равенства u_x и $U_{\text{оп}}$), а сплошная линия — реальному компаратору: переключение начинается с некоторым запаздыванием относительно t_1 и t_2 и длится определенное время. Заметим, что если в схеме (рис. 3.17, а) $U_{\text{оп}} = 0$, то компаратор переключается при $u_x \approx 0$ и называется детектором нулевого уровня. Соответственно схему рис. 3.17, а при $U_{\text{оп}} \neq 0$ называют детектором ненулевого уровня.

Для получения на выходе компаратора цифровых уровней (соответствующих логической 1 и логическому 0) в схеме рис. 3.18, а введен ограничитель, состоящий из диодов $VD1, VD2$ и резистора R .

Напряжение на открытом диоде порядка 0,7 В. Поэтому напряжение на выходе (рис. 3.18, б) при данных, указанных на рис. 3.18, а, не может быть выше 3,7 В (когда $u_{\text{вых}} > 0$ и открыт диод $VD1$) и ниже $-0,7$ В (когда $u_{\text{вых}} < 0$ и открыт диод $VD2$).




Рис. 3.19




Рис. 3.20

тор может переключаться под влиянием помехи, которая накладывается на полезный сигнал (рис. 3.20). Это ложное срабатывание особенно возможно при малой скорости изменения сигнала, когда результирующее напряжение (сигнал + помеха) успевает несколько раз пересечь уровень $U_{\text{оп}}$, в то время как сигнал u_x еще мало от него отличается.

Указанный недостаток устраняется в так называемом регенеративном компараторе (рис. 3.21, а), в котором резисторами R_4 , R_2 введена положительная обратная связь. В данном случае напряжение $U^{(+)}$ равно сумме напряжений $U_{\text{оп}}$ и напряжения обратной связи, выделяющегося на резисторе R_2 .

Когда $u_{\text{вых}} = U_{\text{вас}}^{(+)}$, напряжение на входе (+) ИМС $u^{(+)} = U_{\text{оп}} + U_{\text{ос}}$ (назовем его напряжением срабатывания $U_{\text{ср}}$); когда $u_{\text{вых}} = U_{\text{вас}}^{(-)}$, то $u^{(+)} = U_{\text{оп}} - U_{\text{ос}}$ (назовем его напряжением отпускания $U_{\text{отп}}$).

До поступления u_x напряжение $u_{\text{вых}}$ за счет $U_{\text{оп}}$ равно $U_{\text{вас}}^{(+)}$. Поэтому переключение компаратора может наступить только тогда, когда u_x превысит $U_{\text{ср}}$. При этом напряжение на выходе изменится от уровня логической 1 до уровня логического 0 (рис. 3.21, б). Теперь $u_{\text{вых}} = U_{\text{вас}}^{(-)}$ и переключение компаратора может осуществиться, когда u_x будет ниже $U_{\text{отп}}$. При этом напряжение на выходе изменится от уровня логического 0 до уровня логической 1. Если амплитуда помехи меньше разности $U_{\text{ср}} - U_{\text{отп}}$, то ложного срабатывания в том виде, как оно показано на рис. 3.20, происходит не будет.

За счет положительной обратной связи компаратор (рис. 3.21, а) обладает гистерезисом: переходы $u_{\text{вых}}$ от одного уровня к другому происходят при разных входных напряжениях ($U_{\text{ср}}$ и $U_{\text{отп}}$). На рис. 3.21, в приведена гистерезисная кривая $u_{\text{вых}} = f(u_x)$. При увеличении сигнала u_x переключение $u_{\text{вых}}$ происходит при $u_x = U_{\text{ср}}$, а при уменьшении сигнала — при $u_x = U_{\text{отп}}$.

На рис. 3.19, а приведена схема компаратора для сравнения разнополярных напряжений, которые подаются на один инвертирующий вход. Потенциал неинвертирующего входа $U^{(+)} = 0$. Если $R_1 = R_2$, то $U^{(-)} = 0$ при равенстве абсолютных значений u_x и $U_{\text{оп}}$. В тот момент, когда они сравняются, $U^{(-)}$ станет равным $U^{(+)}$ и идеальный компаратор переключится из одного состояния в другое (рис. 3.19, б).

Приведенные схемы отличаются низкой помехозащищенностью: компаратор может переключаться под влиянием помехи, которая накладывается на полезный сигнал (рис. 3.20). Это ложное срабатывание особенно возможно при малой скорости изменения сигнала, когда результирующее напряжение (сигнал + помеха) успевает несколько раз пересечь уровень $U_{\text{оп}}$, в то время как сигнал u_x еще мало от него отличается.




Рис. 3.21

Чтобы гистерезисная кривая была симметрична относительно опорного напряжения $U_{\text{оп}}$, верхний и нижний пороги выходного напряжения должны быть одинаковы по значению. Поэтому в схеме рис. 3.21, а цепь положительной обратной связи подключается к выходу ИМС ОУ до узла, ограничивающего $u_{\text{вых}}$ на уровнях $U_{\text{вых}}^1$ и $U_{\text{вых}}^0$, т. е. к напряжениям $U_{\text{вас}}^{(+)}$ или $U_{\text{вас}}^{(-)}$, абсолютные значения которых принимаются равными.

Отметим, что положительная обратная связь повышает скорость переключения компаратора. Действительно, если $u_{\text{вых}}$, к примеру, уменьшается, то уменьшается и напряжение на входе (+), что приводит к дополнительному уменьшению $u_{\text{вых}}$. Наряду с этим точность сравнения входных напряжений уменьшается: компаратор переключается при $U_{\text{ср}} \neq U_{\text{оп}}$ и $U_{\text{отп}} \neq U_{\text{оп}}$.

Специализированные ИМС компараторов. Компараторы на основе ИМС ОУ позволяют производить сравнение сигналов с высокой точностью (десятки микровольт), но обладают относительно низким быстродействием. Последнее объясняется сравнительно большим временем выхода транзисторов схемы из насыщения при больших входных сигналах, свойственных режиму сравнения.

Более высоким быстродействием обладают специализированные ИМС компараторов, выпускаемые промышленностью. В структурном отношении они отличаются от ИМС ОУ главным образом наличием узла ограничения выходного напряжения на уровнях $U_{\text{вых}}^1$ и $U_{\text{вых}}^0$.

Естественно, что на специализированных ИМС компараторах может быть реализовано сравнение однополярных и разнополярных напряжений аналогично выполняемому на ИМС ОУ.

Большие функциональные возможности имеет двойной интегральный компаратор (рис. 3.22); он является совокупностью двух одиничных компараторов с общим выходом от элемента ИЛИ.

Некоторые из ИМС компараторов имеют входы стробирования. Если напряжение на та-




Рис. 3.22

ком входе равно заданному для данного компаратора, то он работает в режиме слежения: уровни выходного напряжения соответствуют знаку разности u_x и $U_{\text{он}}$. При подаче на стробирующий вход $U_{\text{стр}}=0$ напряжение $u_{\text{вых}}=0$ вне зависимости от соотношений входных напряжений. Стробирование позволяет считывать показания с выхода компаратора в выбираемые моменты времени.

Пример 3.6. Составить функциональную схему двухпорогового устройства, напряжение на выходе которого переключается от уровня логического 0 к уровню логической 1, когда входное напряжение выходит за назначенные пороги. Условия задачи иллюстрируются рис. 3.23, а, где U_1 и U_2 — соответственно верхний и нижний уровни.

Очевидно, что схему можно выполнить на двойном компараторе (двух одинаковых компараторах или двух ИМС ОУ). Один из компараторов должен переключаться в 1, когда $u_{\text{вх}}$ превзойдет U_1 . Поэтому опорное напряжение U_1 следует подавать на вход (-) компаратора, а входной сигнал — на вход (+). Другой компаратор должен переключаться в 1, когда $u_{\text{вх}}$ станет ниже U_2 ; поэтому входной сигнал следует подавать на его вход (-), а опорное напряжение U_2 — на вход (+). Схема, составленная в соответствии с приведенными рассуждениями, дана на рис. 3.23, б.

Параметры компараторов. Компаратор описывается многими из тех параметров, которые характерны для ОУ (коэффициентом усиления, входным сопротивлением, коэффициентом ослабления синфазного сигнала, напряжением смещения нуля, значением входных токов и т. д.). Наряду с этим ему свойственны и специфические параметры, к которым относятся чувствительность и время переключения.

Чувствительность (разрешающая способность) характеризует точность сравнения сигналов и соответствует их минимальной разности $\Delta U_{\text{вх},\min}$, при которой напряжение на выходе достигает уровня срабатывания логического элемента. Значение $\Delta U_{\text{вх},\min}$ у ИМС компараторов имеет порядок сотен микровольт, что хуже, чем у компараторов на ИМС операционных усилителей.

Время переключения $t_{\text{пер}}$ характеризует быстродействие компаратора и соответствует времени с момента сравнения до момента достижения выходным напряжением уровня срабатывания цифрового элемента. Время переключения существенно зависит от




Рис. 3.23

разности сигналов на входах компаратора. Обычно при измерении $t_{\text{пер}}$ на один вход подают $U=100$ мВ, а на другой — перепад напряжения $U=105$ мВ (напряжение перевозбуждения равно 5 мВ). Типичные значения $t_{\text{пер}}$ у ИМС компараторов близки к 100 нс, что почти в десять раз меньше, чем у компараторов на ИМС ОУ.

§ 3.4. ПРОСТЕЙШИЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ ИЛИ, И, НЕ

В этом и последующих параграфах данной главы рассматривается элементная база цифровых устройств, которую составляют выпускаемые промышленностью интегральные микросхемы.

Из § 1.3 следует, что совокупность элементов ИЛИ, И, НЕ представляет функционально полную систему (базис), т. е. этими элементами может быть реализована любая логическая функция.

В данном параграфе описываются диодные логические элементы ИЛИ и И, а также логический элемент НЕ на ключе-инверторе.

Диодный логический элемент ИЛИ. На выходе элемента ИЛИ (дизъюнктора) должна быть 1, если хотя бы на одном входе присутствует 1. Для этого надо, чтобы 1, появившаяся на выходе, препятствовала поступлению туда 0 с другого входа.

В схеме рис. 3.24, а это достигается тем, что высокий потенциал (логическая 1) на одном из входов через открытый диод почти целиком выделяется на резисторе R ($R_{\text{дотк}} \ll R$) и запирает со стороны катода тот диод, на анод которого со входа поступает низкий уровень логического 0.

На выходе элемента (рис. 3.24, а) будет логическая 1, если на первом входе или на втором входе, или на обоих входах одновременно будут логические 1. Условное изображение двухвходового дизъюнктора приведено на рис. 3.24, б.

Диодный логический элемент И. На выходе элемента И (конъюнктора) должен быть 0, если он присутствует хотя бы на одном входе. Для этого надо, чтобы 0, появившийся на выходе, препятствовал поступлению туда 1 с другого входа.

В схеме рис. 3.25, а это достигается тем, что низкий потенциал U^0 (логический 0) поступает со входа через открытый диод на




Рис. 3.24




Рис. 3.25




Рис. 3.26

выход и запирает тот диод, к катоду которого со входа приложен высокий потенциал U^1 (логическая 1).

Напряжение источника превышает потенциал U^1 . Поэтому, когда на всех входах действуют логические 1, диоды открыты и на выходе элемента с его входов передается потенциал U^1 — логическая 1. На выходе элемента (рис. 3.25, а) будет логическая 1, если на первом входе И на втором входе будут логические 1.

Условное изображение двухвходового конъюнктора приведено на рис. 3.25, б.

Логический элемент НЕ. Элемент НЕ (инвертор) должен инвертировать логический сигнал: логическая 1 на входе (соответствующая, к примеру, высокому потенциальному) должна обеспечивать логический 0 (низкий потенциал) на выходе, и наоборот.

Как известно, подобным свойством обладает ключевой каскад с общим эмиттером (рис. 3.26, а) или с общим истоком (рис. 3.26, б). Так, если на базу биполярного кремниевого транзистора $n-p-n$ -типа (рис. 3.26, а) воздействует положительное напряжение достаточной величины (логическая 1), то коллекторный ток достигает значения тока насыщения ($i_K = I_{Ks} \approx E_K / R_K$), а напряжение на коллекторе снижается до значения, близкого к нулю ($u_K = E_K - I_{Ks}R_K \approx 0$). При воздействии на базу небольшого положительного напряжения (логического 0) кремниевый транзистор практически заперт ($U_{on} \approx 0,6$ В) — коллекторный ток $i_K \approx 0$, а напряжение на коллекторе $u_K \approx E_K$. Подробно работа ключевых каскадов рассматривалась в § 2.7. Условное изображение инвертора приведено на рис. 3.26, в.

§ 3.5. ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ И—НЕ, ИЛИ—НЕ

Функционально элемент И—НЕ представляет собой совокупность конъюнктора и инвертора (рис. 3.27, а), а элемент ИЛИ—НЕ — совокупность дизъюнктора и инвертора (рис. 3.27, б). Условное изображение элемента И—НЕ показано на рис. 3.27, в, а элемента ИЛИ—НЕ — на рис. 3.27, г.




Рис. 3.27

Покажем, что набором элементов И—НЕ (ИЛИ—НЕ) можно реализовать функции И, ИЛИ, НЕ. Этим будет доказано, что каждый такой набор является базисом, так как базисом является совокупность элементов И, ИЛИ, НЕ. Для этого запишем функцию, которую нужно реализовать, и преобразуем ее так, чтобы в окончательный результат входили конъюнкция и инверсия (при использовании элементов И—НЕ) или дизъюнкция и инверсия (при использовании элементов ИЛИ—НЕ) (табл. 3.1).

Таблица 3.1

| Элемент | Логические операции | | |
|---------|---------------------------------|--|--|
| | НЕ | И | ИЛИ |
| И—НЕ | $y_1 = \bar{x} = \overline{xx}$ | $y_2 = x_1 x_2 = \overline{\overline{x}_1 \overline{x}_2}$ | $y_3 = x_1 + x_2 = \overline{\overline{x}_1 \overline{x}_2}$ |
| ИЛИ—НЕ | $y_4 = \bar{x} = x + x$ | $y_5 = x_1 x_2 = \overline{\overline{x}_1 + \overline{x}_2}$ | $y_6 = x_1 + x_2 = \overline{\overline{x}_1 + \overline{x}_2}$ |

При записи правых частей приведенных функций учтено: для y_1 — тождество $xx \dots x = x$, для y_4 — тождество $x + x + \dots + x = x$, для y_2 и y_6 — тождество $x = \bar{x}$, для y_3 и y_5 — теорема де Моргана. Таким образом, в соответствии с правой частью приведенных равенств операции И, ИЛИ, НЕ могут быть выполнены элементами И—НЕ, а также элементами ИЛИ—НЕ (рис. 3.28).

Функцию И—НЕ называют функцией Шеффера (штрихом Шеффера), обозначая ее в виде $y = x_1 | x_2$, а функцию ИЛИ—




Рис. 3.28

НЕ — функцией Пирса (стрелкой Пирса), обозначая ее в виде $x_1 \downarrow x_2$. Базис И-НЕ называют базисом Шеффера, а базис ИЛИ-НЕ — базисом Пирса.

Логическое устройство, реализованное в базисе И—НЕ (ИЛИ—НЕ), имеет преимущества по сравнению с устройством, реализованным в базисе И, ИЛИ, НЕ. Одно состоит в уменьшении номенклатуры элементов до одного типа, что упрощает компоновку устройства и его ремонт; другое связано с наличием в каждом элементе инвертора (усилителя), который компенсирует затухание потенциалов при передаче их через конъюнктор или дизьюнктор элемента. Благодаря этому не накапливается затухание сигнала при прохождении его через ряд последовательно включенных элементов, что могло бы вызвать снижение уровня U^1 (логической 1) до уровня U^0 (логического 0). Кроме того, инвертор увеличивает нагрузочную способность элемента: подключение допустимого числа других элементов к его выходу не вызывает заметного уменьшения на нем уровней потенциалов (что особенно важно для U^1), а наличие емкости на выходе не вызывает длительного переходного процесса при смене потенциалов.

Базовые логические элементы. Всякая микросхема, реализующая сложную логическую функцию, по существу, представляет совокупность элементов И—НЕ или ИЛИ—НЕ. По схемотехнической структуре эти элементы и составляемые ими более сложные микросхемы делятся на ряд типов.

В настоящее время наиболее распространены микросхемы следующих типов: ТТЛ (транзисторно-транзисторная логика), ЭСЛ (эмиттерно-связанная логика), КМДПЛ (на дополняющих — «комплементарных» транзисторах металл — диэлектрик — полупроводник). Для всех микросхем данного типа элемент И—НЕ (ИЛИ—НЕ) является базовым.

Базовый ТТЛ-элемент И—НЕ. В этом элементе обе логические операции (И и НЕ) осуществляются транзисторами, чем определяется название типа логики: транзисторно-транзисторная. Напряжение, соответствующее логической 1, $U^1 = 2,4 \div 4,5$ В, а соответствующее логическому 0 $U^0 \leq 0,4$ В; напряжение питания $E_b = 5$ В.

Конъюнктор элемента (рис. 3.29, а) выполнен на многоэмиттерном транзисторе (МЭТ) $VT1$, который легко реализуется методами интегральной технологии. Его база через резистор R_b соединена с положительным зажимом источника питания E_b , эмиттеры являются входами элемента, а в цепь коллектора включен эмиттерно-базовый переход транзистора $VT2$.

Потенциал базы $VT1$ выше потенциала коллектора, поэтому коллекторный переход $VT1$ отперт. Режим эмиттерного перехода зависит от ситуации на входах элемента.

Если хотя бы на одном входе присутствует низкий потенциал




Рис. 3.29

логического 0 (например, $x_1=0$), то потенциал эмиттера u_3 меньше потенциала базы u_5 — эмиттерный переход отпурт. Таким образом, оба перехода $VT1$ открыты и он насыщен. При этом практически весь ток базы проходит в цепь эмиттера, а напряжение U_{K1}^0 на коллекторе составляет доли вольт.

Если же на всех входах элемента высокий потенциал U^1 логической 1 ($x_1 = x_2 = x_3 = 1$), то $u_{\text{Э}} > u_b$ — эмиттерный переход заперт и ток базы $VT1$ переключается в цепь коллектора, напряжение U_{k1}^1 на котором составляет теперь около 2 В.

Инвертор рассматриваемого элемента называют сложным. Он должен обеспечить элементу большую нагрузочную способность, т. е. обладать незначительным выходным сопротивлением.

Напомним, что выходное сопротивление простого транзисторного инвертора (рис. 3.26, а) зависит от его режима. Когда транзистор насыщен, на коллекторе низкий уровень логического 0 и $R_{\text{ых}}$ весьма мало: оно равно сопротивлению $r_{\text{вс}}$ насыщенного транзистора. Если транзистор заперт, на его коллекторе высокий потенциал, а $R_{\text{ых}} \approx R_k$.

Чтобы $R_{\text{вых}}$ рассматриваемого элемента было незначительно при обоих уровнях потенциала на выходе, к последнему подключены две цепи: первая из них содержит транзистор $VT4$, а вторая — транзистор $VT3$ и диод $VD1$. Когда заперт $VT5$ и насыщен $VT4$, на выходе низкий потенциал (логический 0), а $R_{\text{вых}} = r_{\text{нас}}$. Когда заперт $VT4$ и открыт $VT3$, на выходе высокий потенциал (логическая 1); при этом каскад на транзисторе $VT3$ работает

в активном режиме как эмиттерный повторитель (с малым $R_{\text{вых}}$), нагрузкой которого являются подключенные к выходу R_n и C_n . Резистор R_{K3} имеет небольшое сопротивление, и в данном случае с его влиянием можно не считаться.

Рассмотрим, как осуществляется включение и выключение транзисторов $VT3$ и $VT4$. Ранее отмечалось, что если, к примеру, $x_1=0$, то напряжение u_{k1} на коллекторе $VT1$ незначительно. В этом режиме оно меньше 0,6 В — напряжения, при котором появляется заметный ток в коллекторных цепях кремниевых транзисторов данной микросхемы. Поэтому транзистор $VT2$ практически заперт — его эмиттер имеет потенциал, близкий к нулю, а коллектор — высокий потенциал. В результате $VT3$ открыт, а $VT4$ заперт ($u_{\text{вых}} = U^1$, $y = 1$). Таким образом, при логическом 0 на одном из входов (например, при $x_1=0$) на выходе будет логическая 1 ($y=1$).

Ранее было также установлено, что если на всех входах элемента присутствует высокий потенциал (логическая 1), то эмиттерный переход $VT1$ заперт и ток базы поступает в его коллектор, т. е. в базу транзистора $VT2$. В результате $VT2$ насыщается — по сравнению с предыдущим режимом потенциал его эмиттера u_{32} возрастает, а потенциал коллектора u_{k2} уменьшается до 1 В. Следствием увеличения u_{32} является насыщение транзистора $VT4$ ($u_{\text{вых}} = U^0 \approx 0,2$ В — логический 0). Таким образом, при $x_1 = x_2 = x_3 = 1$ $y = 0$.

Сопоставляя это с режимом $x_1=0, y=1$, приходим к выводу, что рассматриваемый элемент реализует логическую функцию И-НЕ.

В отсутствие диода $VD1$ на эмиттерно-базовый переход $VT3$ при $u_{\text{вых}} = U_0$ воздействовало бы напряжение $u_{\text{БЭ3}} = u_{\text{К2}} - u_{\text{вых}} \approx 1 - 0,2 = 0,8$ В, в результате чего $VT3$ оказался бы открытым. При наличии диода $VD1$ часть напряжения $u_{\text{К2}} - u_{\text{вых}}$ выделяется на нем, так что напряжение $u_{\text{БЭ3}}$ становится меньше 0,6 В и $VT3$ оказывается практически запертым.

В заключение отметим, что резистор R_{K3} ограничивает начальный ток зарядки емкости нагрузки C_n , который проходит через транзистор $VT3$ при $u_{\text{вых}} = U^1$ и может оказаться значительным.

Промышленность выпускает так называемый логический расширитель (рис. 3.29, б), который представляет собой часть структуры ТТЛ-элемента и может подключаться к нему в точках К и Э (рис. 3.29, а). При подключении расширителя конъюнкция входных сигналов может осуществляться транзистором $VT1$ (рис. 3.29, а) или VT (рис. 3.29, б) или обоими транзисторами — элемент реализует функцию И—ИЛИ—НЕ:

$$y = \overline{x_1 x_2 x_3 + x_4 x_5 x_6}$$

что расширяет его функциональные возможности

К классу ТТЛ относятся, в частности, микросхемы К155, К131, К555 серий.

Обратимся к цепи диода $VD2$, показанной на рис. 3.29, а пунктиром. Если потенциал его катода соответствует уровню логической 1 ($u = U^1$), то диод заперт и схема работает так, как это описано ранее. При $u = U^0$ диод отпирается, за счет чего запирается транзистор $VT3$, так как $U_{B3} \approx 0$. Кроме того, ток базы $VT1$ проходит в цепь имеющего низкий потенциал эмиттера, благодаря чему запирается транзистор $VT2$ и, как следствие, транзистор $VT4$. Таким образом, выход элемента оказывается отсоединенными от положительной клеммы источника питания и от «земли», т. е. на нем не может появиться ни 1, ни 0. Это равносильно отключению последующей части устройства от данного элемента, т. е. высокомому (высокоимпедансному) состоянию его выхода.

Если выходы используемых элементов обладают указанным свойством, то при работе на общую нагрузку они могут соединяться, но при условии, что элементы функционируют не одновременно.

На рис. 3.29, в показаны дополнительные атрибуты обозначения элемента, выход которого может устанавливаться в высокомное состояние.

Базовый ЭСЛ-элемент ИЛИ/ИЛИ—НЕ. В этом элементе обе логические операции (ИЛИ, НЕ) выполняются эмиттерно-связанными транзисторами, чем и обусловлено название типа логики. Элемент имеет два выхода, на одном из которых фиксируется результат операции ИЛИ, а на другом — операции ИЛИ—НЕ. Обозначают такой элемент ИЛИ/ИЛИ—НЕ. Напряжение, соответствующее логической 1, $U^1 = -(0,7 \div 0,95)$ В, а логическому 0 $U^0 = -(1,5 \div 1,9)$ В; напряжение питания $E_u = 5$ В.

Основу структуры рассматриваемого элемента (рис. 3.30) составляет переключатель тока, рассмотренный в § 2.7. Он собран




Рис. 3.30

на входных $VT1$, $VT2$, $VT3$ и опорном $VT_{\text{оп}}$ транзисторах, эмиттеры которых связаны. Потенциал базы $VT_{\text{оп}}$ относительно минусовой шины E_{n} имеет стабильное значение E_B , а относительно «земли» — значение $U_{\text{Боп}} = E_B - E_n$, которое лежит между уровнями входных сигналов: $U^0 < U_{\text{Боп}} < U^1$.

Когда хотя бы на одном входе действует напряжение U^1 логической 1, один из входных транзисторов открыт — напряжение $u_{\text{Э}}$ на эмиттерах превосходит значение E_B и транзистор $VT_{\text{оп}}$ заперт. Если напряжение на входе элемента меняется с U^1 на U^0 (так что $x_1 = x_2 = x_3 = 0$), то $u_{\text{Э}}$ уменьшается и разность $E_B - u_{\text{Э}}$ оказывается достаточной для отпирания транзистора $VT_{\text{оп}}$. При этом его ток создает на резисторе $R_{\text{Э}}$ напряжение $u_{\text{Э}}$, запирающее входные транзисторы $VT1$ — $VT3$.

Таким образом, ток $I_{\text{Э}}$ эмиттерной цепи переключается то в коллекторную цепь входных транзисторов (если хотя бы на одном входе логическая 1), то в коллекторную цепь опорного транзистора $VT_{\text{оп}}$ (когда $x_1 = x_2 = x_3 = 0$).

Наличие тока в коллекторной цепи приводит к падению напряжения на включенном в нее резисторе ($R_{\text{Kвх}}$ или $R_{\text{Kоп}}$) и к уменьшению потенциала коллектора относительно заземленной в данной схеме положительной шины источника питания. Поэтому, например, при $x_1 = 1$ ток $I_{\text{Kвх}} \approx I_{\text{Э}}$ и $u_{\text{вых}1}$ имеет большое отрицательное значение — логический 0 ($y_1 = 0$), а $u_{\text{вых}2}$ — меньшее отрицательное значение — логическая 1 ($y_2 = 1$). При $x_1 = x_2 = x_3 = 0$ ток $I_{\text{Kоп}} \approx I_{\text{Э}}$ и $u_{\text{вых}2} = U^0$ ($y_2 = 0$), а $u_{\text{вых}1} = U^1$ ($y_1 = 1$).

Следовательно, по выходу y_1 реализуется логическая функция ИЛИ—НЕ, а по выходу y_2 — логическая функция ИЛИ.

На транзисторах $VT4$ и $VT5$ выполнены эмиттерные повторители. За счет них повышается нагрузочная способность элемента, а также по сравнению с $u_{\text{Kвх}}$ и $u_{\text{Kоп}}$ уменьшается уровень выходных сигналов на значение напряжения $u_{\text{БЭ}}$ на эмиттерно-базовых переходах $VT4$ и $VT5$. В отсутствие эмиттерных повторителей потенциалы с коллекторов данного элемента непосредственно воздействовали бы на базы входных транзисторов следующего элемента, что вызвало бы их насыщение.

Эмиттерный повторитель на транзисторе $VT6$ является источником стабильного опорного напряжения. При изменении температуры напряжения на диодах $VD1$ и $VD2$ изменяются примерно так же, как и $u_{\text{БЭ}}$. Поэтому $E_B = u_{\text{Э6}} = u_{\text{Б6}} - u_{\text{БЭ}}$ сохраняется достаточно стабильным.

Обычно в схеме с $n-p-n$ -транзисторами «заземляется» минусовая шина источника питания, имеющая в такой схеме самый низкий потенциал. При этом относительно нее потенциалы точек схемы не могут быть отрицательными. В рассмотренной схеме к «земле» присоединена плюсовая шина источника E_n , имеющего в данной схеме самый высокий потенциал. Поэтому относительно нее

потенциалы точек схемы не могут быть положительными. Будем считать, что в среднем $U^1 = -0,8$ В, $U^0 = -1,7$ В, $U_{\text{Боп}} = 0,5$ ($U^1 + U^0 = -1,25$ В, а напряжение на открытом эмиттерном переходе кремниевого транзистора $e_0 = 0,6$ В. Когда $u_{\text{вх}1} = u_{\text{вх}2} = u_{\text{вх}3} = U^0 = -1,7$ В, то напряжение на эмиттерных переходах входных транзисторов $u_{\text{БЭ}} = U^0 - (U_{\text{Боп}} - e_0) = -1,7 - (1,25 - 0,6) = 0,15$ В, при котором они заперты. Если на одном из входов появляется логическая 1 (например, $u_{\text{вх}1} = U^1 = -0,8$ В), то на эмиттерном переходе $VT1$ окажется напряжение $u_{\text{БЭ}} = U^1 - (U_{\text{Боп}} - e_0) = -0,8 - (-1,25 - 0,6) \approx 1$ В, при котором транзистор $VT1$ откроется. После этого напряжение на эмиттерном переходе опорного транзистора $u_{\text{БЭ}} = U_{\text{Боп}} - (u_{\text{вх}1} - e_0) = -1,25 - (-0,8 - 0,6) = 0,15$ В, при котором опорный транзистор заперт.

«Заземление» положительной шины источника приводит к тому, что при колебаниях величины E_n обеспечивается большее постоянство уровней выходных логических потенциалов U^1 и U^0 .

К классу ЭСЛ относятся, в частности, микросхемы серий K187, K223, K500.

Базовый КМОП-элемент ИЛИ—НЕ. Рассматриваемый элемент реализован на полевых транзисторах класса металл — диэлектрик — полупроводник с индуцированными каналами p - и n -типов (на комплементарных транзисторах). Название элемента составлено из первых букв слов «комплементарный», «металл», «окисел», «полупроводник».

Основу структуры такого элемента составляет ключ на КМОП-транзисторах, описанный в § 2.7.

Типовые значения напряжений логических 1 и 0, а также питания соответственно равны $U^1 \geq 8,2$ В, $U^0 = 0,3$ В, $E_n = 9$ В. По существу КМОП-элемент (рис. 3.31) представляет собой делитель напряжения E_n источника питания. Одно плечо делителя составляют транзисторы $VT1$, $VT2$, $VT3$ (коммутирующие, или управляющие), другое — транзисторы $VT4$, $VT5$, $VT6$ (нагрузочные). В силу разной проводимости каналов транзисторов логический сигнал на входе запирает один из управляющих транзисторов и отпирает нагрузочный транзистор, или наоборот.

Если на любой из входов (например, первый) подается высокий потенциал U^1 ($x_1 = 1$, $x_2 = x_3 = 0$), то $VT1$ открывается и сопротивление




Рис. 3.31

плеча, состоящего из управляющих транзисторов, уменьшается. Одновременно запирается транзистор VT_4 и сопротивление плеча, состоящего из нагрузочных транзисторов, становится весьма значительным — большая часть напряжения E_a выделяется на нагрузочных транзисторах и на выходе элемента — низкий потенциал U^0 ($y=0$).

Только когда на всех входах присутствует низкий потенциал U^0 ($x_1=x_2=x_3=0$), управляющие транзисторы заперты, а нагрузочные — открыты. Поэтому падение напряжения на нагрузочных транзисторах мало, а на управляющих — велико: на выходе высокий потенциал U^1 ($y=1$). Таким образом, при $x_1=1$ ($y=0$), при $x_1=x_2=x_3=0$ ($y=1$), т. е. элемент реализует функцию ИЛИ-НЕ:

$$y = \overline{x_1 + x_2 + x_3}.$$

Логические КМОП-элементы имеют большие преимущества. В стационарных состояниях в цепи источника E_a находится запертый транзистор, так что потребляемая элементом мощность незначительна; по существу, потребление энергии происходит при переключении элемента и возрастает с увеличением частоты переключений. Входное сопротивление полевого транзистора весьма велико. Поэтому элементами на полевых транзисторах данный элемент мало нагружается. При исполнении по интегральной технологии полевой транзистор занимает на подложке меньшую площадь, чем биполярный.

По сравнению с биполярным полевой транзистор является менее быстродействующим и имеет большее сопротивление в открытом состоянии, благодаря чему остаточное напряжение на нем сравнительно велико. В структурах, использующих комплементарные полевые транзисторы, эти недостатки ослабляются: первый за счет того, что нагружающая выход емкость оказывается всегда подключенной к цепи, содержащей открытый транзистор (управляющий или нагрузочный), через который она может быстро перезарядиться, а второй ослабляется регулируемой нагрузкой: малое напряжение на выходе обусловлено большим сопротивлением запертого в это время нагрузочного транзистора.

К классу КМОП относятся, в частности, микросхемы серий K176, 564.

§ 3.6. ПАРАМЕТРЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Логические элементы характеризуются рядом параметров, по которым производится их выбор для реализации конкретного устройства.

Коэффициент объединения по входу (K_{ob}) равен числу логических входов элемента. На них поступают логические перемен-

ные, над которыми данным элементом осуществляется логическую операцию. Таким образом, коэффициент K_{ob} ограничивает наибольшее число переменных функции, которую можно выполнить на одном элементе. При недостаточном количестве входов вместо одного приходится использовать несколько элементов, соединяя их определенным образом (см. § 3.7). Следовательно, устройство можно выполнить на меньшем количестве элементов, если они обладают большим коэффициентом K_{ob} .

Коэффициент разветвления по выходу (K_{raz}) численно равен количеству выходов аналогичных элементов, которыми можно нагрузить выход данного элемента. Этот коэффициент характеризует нагрузочную способность элемента и определяется структурой его выходного каскада. Чем больше коэффициент K_{raz} , тем меньшее количество элементов требуется для выполнения устройства.

Быстродействие (t_3) обычно оценивают полусуммой задержек перепадов на выходе элемента относительно входных перепадов, переключающих его из состояния 1 в состояние 0 и обратно. При этом каждая задержка измеряется между серединами перепадов.

Сказанное иллюстрируют диаграммы на входе и выходе инвертора (рис. 3.32), где t_3^{10} — время задержки выходного перепада (относительного входного) при переключении элемента из 1 в 0, а t_3^{01} — аналогичное время при переключении элемента из 0 в 1.

Помехоустойчивость оценивается наибольшим напряжением помехи U_{nom} , действующей на входе, которое не вызывает ложного переключения элемента из 1 в 0 или наоборот. Помехоустойчивость логического элемента можно оценить по передаточной характеристике — зависимости выходного напряжения от входного.

На рис. 3.33, а показана идеализированная передаточная характеристика, в соответствии с которой переключение элемента из одного состояния в другое осуществляется, когда входное напряжение окажется равным пороговому ($U_{bx}=U_{lop}$).




Рис. 3.32




Рис. 3.33

Пока $u_{\text{вх}} < U_{\text{пор}}$, на выходе элемента логическая 1 ($u_{\text{вых}} = U^1$); когда $u_{\text{вх}} > U_{\text{пор}}$, напряжение $u_{\text{вых}} = U^0$.

Помехоустойчивость элемента соответствует разности входных напряжений: $U^1 - U_{\text{пор}}$ (когда $u_{\text{вых}} = U^0$) и $U_{\text{пор}} - U^0$ (когда $u_{\text{вых}} = U^1$). Так, если принять $U^1 = 3,3$ В, $U^0 = 0,2$ В и $U_{\text{пор}} = 1,5$ В, то помехоустойчивость составит $3,3 - 1,5 = 1,8$ В (при $u_{\text{вых}} = U^0$) и $1,5 - 0,2 = 1,3$ В (при $u_{\text{вых}} = U^1$).

Передаточная характеристика, более близкая к реальной, изображена на рис. 3.33, б. Наклонный участок характеристики соответствует активному (усилительному) режиму элемента: незначительные изменения $u_{\text{вх}}$ вызывают во много раз большие изменения $u_{\text{вых}}$.

Кроме приведенных параметров логический элемент характеризуется, в частности, уровнями логических 1 и 0 (U^1 и U^0), потребляемой мощностью и напряжением питания.

Сравнительная оценка базовых логических элементов. В настоящее время наиболее широко применяются микросхемы ТТЛ-типа, так как их параметры соответствуют требованиям разнообразной электронной аппаратуры. ТТЛ ИМС обладают сравнительно высоким быстродействием при относительно большой потребляемой мощности, высокой помехоустойчивостью и большой нагрузочной способностью.

Промышленность выпускает несколько разновидностей ТТЛ ИМС, в том числе ИМС с диодами Шотки (ТТЛШ) повышенного быстродействия (но большей мощности потребления) и маломощные (но с меньшим быстродействием).

Микросхемы ЭСЛ-типа являются наиболее быстродействующими. Это обусловлено, в частности, тем, что транзисторы элемента работают в активном режиме, чем исключается время выхода из насыщения; перезарядка нагружающих вывод емкостей происходит достаточно быстро через малое выходное сопротивление эмиттерных повторителей.

Наряду с высоким быстродействием и большой нагрузочной способностью ЭСЛ-элемент отличается меньшей, чем ТТЛ-элемент, помехоустойчивостью (ввиду того, что для его переключения достаточен небольшой перепад входного напряжения), а также относительно большим потреблением мощности (за счет работы транзисторов в активном режиме и малых сопротивлений резисторов, дополнительно обеспечивающих быстродействие), что повышает требования к источникам питания и системе охлаждения.

Микросхемы КМОП-типа отличаются исключительно малым потреблением мощности, за счет чего температура кристалла не превышает допустимой при весьма большом количестве компонентов на нем. Это позволяет изготавливать большие интегральные схемы (БИС) КМОП-типа с наивысшей в настоящее время

степенью интеграции. Малая потребляемая мощность позволяет использовать аппаратуру на КМОП ИМС при ограниченных возможностях источников питания. Вместе с этим КМОП ИМС отличают высокая помехозащищенность и большое входное сопротивление, следствием чего является высокая нагрузочная способность (большой коэффициент разветвления по выходу). Наряду с этим КМОП-элемент имеет ограниченный коэффициент объединения по входу. Это связано с тем, что число входов равно числу нагрузочных транзисторов; за счет значительного падения напряжения на большом количестве открытых нагрузочных транзисторов напряжение U^1 логической 1 на выходе может существенно снизиться. По быстродействию микросхемы КМОП-типа уступают микросхемам ЭСЛ- и ТТЛ-типов.

Таблица 3.2

| Параметр | Тип логики | | | |
|---|--------------|--------------|------|-----------------------------|
| | ТТЛ | ТТЛШ | ЭСЛ | КМОП |
| Напряжение питания $E_{\text{п}}$, В | 5 | 5 | -5,2 | 3...5 |
| Напряжение логической 1 U^1 , В | 2,4 | 2,7 | -0,9 | $\approx E_{\text{п}}$ |
| Напряжение логического 0 U^0 , В | 0,4 | 0,5 | -0,6 | ≈ 0 |
| Быстродействие $t_{\text{з}}$, нс | 20 | 5 | 2,9 | 50 |
| Помехоустойчивость $U_{\text{пор}}$, В | Не менее 0,4 | Не менее 0,5 | 0,2 | Не менее 0,3 $E_{\text{п}}$ |
| Потребляемая мощность $P_{\text{пот}}$, мВт | 22 | 19 | 35 | 0,1 |
| Коэффициент разветвления по выходу $K_{\text{раз}}$ | 10 | 10 | 15 | 50 |
| Коэффициент объединения по входу $K_{\text{об}}$ | 8 | 4 | 9 | — |

Заметим, что в ряде случаев цифровое устройство приходится выполнять на микросхемах разных типов (например, ТТЛ и ЭСЛ). При этом для согласования уровней логических 1, а также логических 0 применяют преобразователи уровней.

Промышленность выпускает микросхемы и других типов, в частности диодно-транзисторной логики (ДТЛ) и резисторно-транзисторной логики (РТЛ). ДТЛ ИМС представляют собой комбинацию диодной схемы И (см. рис. 3.25, а) и транзисторного инвертора. РТЛ ИМС — комбинация резисторной схемы ИЛИ (подобной схеме на рис. 3.24, а) и транзисторного инвертора. РТЛ- и ДТЛ-типы микросхем относятся к ранним разработкам, не обладают необходимыми параметрами и выпускаются для ремонта аппаратуры, изготовленной ранее.

В табл. 3.2 сведены параметры элементов серий 155 (ТТЛ), 531 (ТТЛШ), 100 (ЭСЛ), 561 (КМОП).

§ 3.7. РЕАЛИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ В РАЗНЫХ БАЗИСАХ

Существует ряд базисов, из числа которых были рассмотрены И, ИЛИ, НЕ; И—НЕ и ИЛИ—НЕ. В каждом базисе могут быть реализованы любые логические функции.

В данном параграфе приводится несколько простых логических функций, реализуемых элементами рассмотренных базисов.

Элемент «Равнозначность». На выходе такого элемента должна быть логическая 1, если на входах одновременно присутствуют одинаковые логические переменные (единицы или нули).

Легко установить, что при равнозначности переменных x_1 и x_2 конъюнкции их прямых или инверсных значений равны единице, т. е. функция рассматриваемого элемента выразится в базисе И, ИЛИ, НЕ как

$$y = x_1x_2 + \bar{x}_1\bar{x}_2. \quad (3.14)$$

Используя теорему де Моргана, представим эту функцию в базисах И—НЕ и ИЛИ—НЕ:

$$y = \overline{\overline{x}_1x_2} \cdot \overline{\overline{x}_1\bar{x}_2}, \quad (3.15)$$

$$y = \overline{\overline{x}_1 + x_2} + \overline{\overline{x}_1 + \bar{x}_2}. \quad (3.16)$$

Правая часть выражения (3.16) дополнительно дважды инвертирована. Это не изменяет ее значения, но дает возможность использовать для реализации элементы ИЛИ—НЕ: один раз по прямому назначению, а другой — в качестве инвертора (при объединении входов).

На рис. 3.34, а, б, в приведены функциональные схемы элемента «Равнозначность» в соответствии с выражениями (3.14)–(3.16). Условное изображение элемента дано на рис. 3.35.

Иногда возникает задача реализовать функцию большого числа логических переменных (многобуквенную функцию) на элементах с небольшим количеством входов. В качестве примера на рис. 3.36 приведена схема трехходового элемента «Равнозначность» ($y = x_1x_2x_3 + x_1x_2\bar{x}_3$), выполненная с применением двухвходовых




Рис. 3.34




Рис. 3.35




Рис. 3.36

конъюнкторов. Наращивание числа входов требует использования большего количества элементов.

Элемент «Неравнозначность». На выходе такого элемента должна быть логическая 1, если на входах присутствуют неравнозначные логические переменные:

$$y = 1, \text{ если } x_1 = 1, x_2 = 0 \text{ или } x_1 = 0, x_2 = 1.$$

Исходя из самого определения, легко записать логическую функцию: конъюнкции неравнозначных переменных должны быть равны единице, т. е.

$$y = x_1\bar{x}_2 + \bar{x}_1x_2. \quad (3.17)$$

Применяя теорему де Моргана, запишем эту функцию в базисах И—НЕ и ИЛИ—НЕ:

$$y = \overline{\overline{x}_1x_2} \cdot \overline{\overline{x}_1\bar{x}_2} \quad (3.18)$$

$$y = \overline{\overline{x}_1 + x_2} + \overline{\overline{x}_1 + \bar{x}_2}, \quad (3.19)$$

где, аналогично (3.16), правая часть выражения (3.19) дополнительно дважды инвертирована.

Функциональные схемы рассматриваемого элемента в соответствии с выражениями (3.17)–(3.19) приведены на рис. 3.37, а, б, в.

Элемент «Неравнозначность» иначе называют сумматором по модулю два: сумма двоичных цифр дает в данном разряде 1, если одна из них 1, а другая — 0; эта сумма равна 0, если обе цифры 0 или 1 (в последнем случае 1 переносится в следующий разряд). Еще одно его название — «исключающее ИЛИ».




Рис. 3.37




Рис. 3.38




Рис. 3.39

Таблица 3.3

| x_1 | x_2 | y |
|-------|-------|-----|
| 1 | 1 | 0 |
| 1 | 0 | 1 |
| 0 | 1 | 1 |
| 0 | 0 | 0 |

Условное обозначение элемента «Неравнозначность» дано на рис. 3.38, а функционирование поясняется табл. 3.3.

Элемент «Запрет». На выходе такого элемента должна быть логическая 1, если на информационном входе присутствует логический сигнал $x_1 = 1$, а на запрещающем входе — логический сигнал $x_2 = 0$. Функция, реализуемая таким элементом, имеет вид $y = x_1 \bar{x}_2$. На рис.

3.39, а приведена схема элемента «Запрет». Реализация его элементами И—НЕ, а также элементами ИЛИ—НЕ предоставляемается читателю.

Условное обозначение элемента «Запрет» приведено на рис. 3.39, б, где запрещающий вход отмечен, как инверсный, — кружком.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. На инвертирующий вход интегральной микросхемы операционного усилителя действует напряжение $U^{(-)} = 1,235$ В, а на неинвертирующий — напряжение $U^{(+)} = 1,231$ В. Определите значения дифференциального и синфазного сигналов.

2. Для неинвертирующего операционного усилителя определите входное сопротивление и коэффициент усиления, если $R_1 = 2$ кОм, $R_0 = 27$ кОм (см. рис. 3.5), а ИМС ОУ можно считать идеальной.

3. На входы инвертирующего сумматора (рис. 3.6) поданы напряжения $U_1 = 2$ В, $U_2 = -3,5$ В, $U_3 = 4$ В. Определите напряжение на выходе каскада и его входное сопротивление, если $R = 36$ кОм.

4. Для неинвертирующего операционного усилителя определите коэффициент усиления, если (см. рис. 3.7) $R_1 = 1,2$ кОм, $R_0 = 24$ кОм, а ИМС ОУ можно считать идеальной.

5. Определите напряжение на выходе операционного усилителя (см. рис. 3.9), если $R_1 = 1,5$ кОм, $R_0 = 30$ кОм, $R_3 = \infty$, ИМС ОУ — идеальная, $U_{bx1} = 1$ В, $U_{bx2} = 0,8$ В.

6. Определите коэффициент усиления инвертирующего и неинвертирующего операционных усилителей (см. соответственно рис. 3.5 и 3.7) при $R_1 = 2$ кОм, $R_0 = 27$ кОм и коэффициент усиления интегральной микросхемы $K = 10^3$. Один из результатов сравните с ответом на вопрос 2.

7. По амплитудно-частотной характеристике ИМС ОУ (см. рис. 3.13) определите ее коэффициент усиления (в относительных единицах) на частоте $f = 100$ кГц.

8. На частоте $f = 500$ кГц определите коэффициент усиления ИМС ОУ, имеющей однополосную амплитудно-частотную характеристику и частоту единичного усиления $f_T = 15$ МГц.

9. На частоте среза $f_{cp} = 1,5$ кГц ИМС ОУ, заданная в условии предыдущей задачи, имеет коэффициент усиления $K = 80$ дБ. Определите, во сколько раз уменьшился ее коэффициент усиления на частоте $f = 500$ кГц.

10. Определите частоту среза f_{φ} операционного усилителя, если (см. рис. 3.5) $R_1 = 1,6$ кОм, $R_0 = 24$ кОм, $f_{cp} = 0,5$ кГц, а на частоте $f = 0$ коэффициент усиления ИМС ОУ $K = 50$ дБ.

11. Определите частоту среза f_{φ} операционного усилителя с коэффициентом усиления $K^* = 100$ дБ, выполненного на интегральной микросхеме, амплитудно-частотная характеристика которой приведена на рис. 3.13.

12. Определите минимальный коэффициент устойчивого усиления операционного усилителя, выполненного на интегральной микросхеме, амплитудно-частотная характеристика которой отличается от приведенной на рис. 3.14 максимальным значением $K = 60$ дБ.

13. Составьте переключательную таблицу трехходовых элементов И и ИЛИ.

14. Реализуйте функцию $y = x_1 + x_2 x_3 + \bar{x}_1 \bar{x}_2 + x_3$ на элементах базиса И—НЕ.

15. Составьте функциональную схему устройства, реализующего функцию $y = x_1 + x_2 x_3 + x_1 x_2 + x_3$ на элементах ИЛИ—НЕ.

16. Составьте функциональную схему устройства, реализующего функцию $y = (x_1 \cdot x_2 + x_3) \bar{x}_4$ на элементах И—НЕ.

17. Составьте функциональную схему устройства, реализующего функцию $y = (\bar{x}_1 + \bar{x}_2) \bar{x}_3 + \bar{x}_4$ на элементах И—НЕ.

18. Составьте переключательные таблицы элементов «Равнозначность», «Неравнозначность» и «Запрет».

19. Реализуйте функцию $y = x_1 \bar{x}_2 x_3 + \bar{x}_1 x_2 x_3$ на двухходовых элементах И и ИЛИ и элементе НЕ.

20. Используя элементы И—НЕ, составьте функциональные схемы устройств, реализующих логические функции: а) $y = x_3 + x_2 + \bar{x}_1$; б) $y = x_3 + x_2 + \bar{x}_1$; в) $y = \bar{x}_3 + \bar{x}_2 + x_1$.

21. Используя элементы ИЛИ—НЕ, составьте функциональные схемы устройств, реализующих логические функции: а) $y = \bar{x}_3 x_2 x_1$; б) $y = \bar{x}_3 \bar{x}_2 x_1$; в) $y = \bar{x}_3 \bar{x}_2 \bar{x}_1$.

ГЛАВА 4

ФОРМИРОВАТЕЛИ ИМПУЛЬСОВ

§ 4.1. ОБЩИЕ СВЕДЕНИЯ

В импульсной технике широко применяются цепи и устройства, формирующие напряжения одной формы из напряжения другой. Такую задачу можно решить используя линейные и нелинейные элементы.

Элемент, параметры которого (активное сопротивление, емкость, индуктивность, взаимная индуктивность) не зависят от значений и направлений проходящих токов и приложенных напряжений, называют линейными, а цепи, содержащие линейные элементы, — линейными. Ток в такой цепи пропорционален входному напряжению, т. е. зависимость между ними (вольт-амперная характеристика) выражается прямой линией.

Если к входу линейной цепи приложено синусоидальное напряжение, то напряжение на любом ее элементе имеет такую же форму. Если же входное напряжение является суммой гармоник разных частот, а линейная цепь содержит частотно-зависимый элемент (например, конденсатор, индуктивную катушку), то форма напряжения на ее элементах не повторяет формы входного напряжения. Это объясняется тем, что гармоники входного напряжения по-разному пропускаются такой цепью. В результате соотношения между их амплитудами, а также между фазами на выходе цепи и ее элементах не одинаковы. Указанное свойство положено в основу формирования импульсов с помощью линейных цепей.

Элемент, параметры которого зависят от значений и направлений приложенных напряжений или проходящих токов, называют нелинейным, а цепь, содержащую нелинейные элементы, — нелинейной.

Ток через нелинейный элемент не пропорционален приложеному напряжению, т. е. зависимость между ними носит нелинейный характер. В результате в цепи появляются гармоники, которых входное напряжение не содержит. Это является причиной того, что напряжения на элементах нелинейной цепи отличаются по форме от входного напряжения.

В импульсной технике в качестве нелинейных элементов преимущественно используют диоды и транзисторы, работающие

при больших сигналах, когда отчетливо проявляется нелинейный характер их вольт-амперных характеристик.

С помощью формирователей получают остроконечные и пилюобразные импульсы, импульсы трапецидальной формы, короткие прямоугольные импульсы. Свойства линейных цепей с частотно-зависимыми элементами используются при построении дифференцирующих и интегрирующих цепей и узлов, а свойства нелинейных — при построении ограничителей амплитуды и различных формирователей импульсов. Указанные элементы и узлы рассматриваются в последующих параграфах данной главы.

§ 4.2. ДИФФЕРЕНЦИРУЮЩИЕ ЦЕПИ

Принцип действия. Ток через конденсатор связан с напряжением на нем дифференциальной зависимостью $i_C = C \frac{du_C}{dt}$.

Чтобы воспользоваться результатом дифференцирования, нужно создать напряжение, пропорциональное току i_C . Это имеет место в цепи (рис. 4.1), в которой выходное напряжение снимается с резистора R :

$$u_{\text{вых}} = i_C R = RC \frac{du_C}{dt} = \tau \frac{du_C}{dt},$$

где $\tau = RC$ — постоянная времени цепи.

Однако напряжение $u_{\text{вх}}$ на входе этой цепи, которое должно подвергаться дифференцированию, отличается от u_C . Оценим погрешность, обусловленную их разностью:

$$u_{\text{вых}} = \tau \frac{du_C}{dt} = \tau \frac{d}{dt} (u_{\text{вх}} - u_{\text{вых}}) = \tau \frac{du_{\text{вх}}}{dt} - \tau \frac{du_{\text{вых}}}{dt}.$$

Первый член правой части этого равенства — полезный результат дифференцирования, второй член — ошибка. Она уменьшается с уменьшением τ (но при этом одинаково уменьшается и полезный результат) и отсутствует при $\frac{du_{\text{вых}}}{dt} = 0$, т. е. когда $u_{\text{вых}} = U = \text{const}$ (в частности, когда $u_{\text{вых}} = 0$).

Отсутствие ошибки при $u_{\text{вых}} = U = \text{const}$ объясняется тем, что в этом случае напряжение на конденсаторе ($u_C = u_{\text{вх}} - U$) изменяется по тому же закону, что и $u_{\text{вых}}$. Поэтому

$$\frac{du_C}{dt} = \frac{d}{dt} (u_{\text{вх}} - U) = \frac{du_{\text{вх}}}{dt};$$

$$u_{\text{вых}} = \tau \frac{du_C}{dt} = \tau \frac{du_{\text{вх}}}{dt},$$




Рис. 4.1

т. е. выходное напряжение пропорционально производной входного напряжения.

Результат математического дифференцирования равен нулю, если дифференцируется постоянная величина; он равен постоянному отличному от нуля значению, если дифференцируется линейно изменяющаяся функция.

Когда на входе цепи (рис. 4.1) действует напряжение, соответствующее одной из таких функций, то установившееся выходное напряжение — результат его безошибочного дифференцирования.

Действительно, пусть к цепи (рис. 4.1) в момент t_1 прикладывается напряжение $u_{bx} = U$ (рис. 4.2). Так как конденсатор C мгновенно зарядиться не может, то скачок напряжения выделяется на резисторе R . Благодаря малой постоянной времени τ зарядка конденсатора происходит сравнительно быстро, а напряжение на выходе с той же скоростью стремится к нулю. Установившееся значение ($U_{bx} = 0$) — результат безошибочного дифференцирования постоянного уровня $u_{bx} = U$.

Предположим теперь, что на цепь воздействует передний фронт пилообразного импульса длительностью t_n — линейно изменяющееся напряжение $u_{bx} = at$ (рис. 4.3), где a определяет скорость нарастания и имеет размерность В/с. Вначале скорость зарядки конденсатора мала, так как напряжение на входе еще незначительно, поэтому большая часть u_{bx} выделяется на выходе. С течением времени скорость зарядки конденсатора возрастает и при $\tau \ll t_n$ приблизится к значению a задолго до окончания импульса.




Рис. 4.2




Рис. 4.3

После этого все изменения u_{bx} выделяются, по существу, на конденсаторе, а напряжение на выходе цепи остается практически постоянным: $u_{bx} = ta$. Это значение выходного напряжения пропорционально производной входного напряжения ($u_{bx} = at$), т. е. является результатом его безошибочного дифференцирования.

Таким образом, напряжения $u_{bx} = U$ и $u_{bx} = at$ дифференцируются цепью (см. рис. 4.1) практически без ошибок, но результат такого дифференцирования устанавливается на выходе не сразу. Чем меньше t цепи, тем меньше это запаздывание и тем меньше погрешность дифференцирования.

Рассмотрим реакцию цепи (см. рис. 4.1) на прямоугольный импульс длительностью t_n (рис. 4.4), когда $\tau \ll t_n$. Воздействие положительного перепада уже описывалось: в момент t_1 появления импульса положительный скачок напряжения U_m выделяется на выходе, затем начинается зарядка конденсатора и напряжение на выходе становится практически равным нулю задолго до окончания входного импульса ($\tau \ll t_n$).

С момента окончания входного импульса в цепь действует только напряжение u_C , которое через генератор импульсов (его внутреннее сопротивление считаем равным нулю) прикладывается к выходу, т. е. u_{bx} с точностью до знака повторяет напряжение u_C . Поэтому в момент t_2 на выходе цепи появляется напряжение U_m с отрицательной полярностью на верхнем (по схеме рис. 4.4) и с положительной на нижнем концах резистора R . Этот отрицательный перепад быстро спадает до нуля, так как конденсатор быстро разряжается.

RC -цепь (рис. 4.4) с постоянной времени, много меньшей длительности входного импульса, называют дифференцирующей.

Наиболее часто такую цепь используют для дифференцирования прямоугольных импульсов, в результате которого получаются короткие остроконечные импульсы (рис. 4.4). Поэтому дифференцирующую цепь называют также укорачивающей и обостряющей.

Остроконечные импульсы используются широко, в частности для запуска импульсных устройств. Сохраняя, по существу, кругой фронт исходного прямоугольного импульса, остроконечный импульс спадает настолько быстро, что не влияет на последующую работу запускаемого устройства.

Длительность t_n остроконечных им-




Рис. 4.4

пульсов на выходе дифференцирующей цепи оценивается на определенном уровне: длительность по основанию оказывается бесконечно большой, так как напряжение спадает экспоненциально. Обычно t_a определяют на уровне $0,5U_m$. В соответствии с этим запишем $0,5U_m = U_m e^{-t_a/\tau}$, откуда $\ln 0,5 = -t_a/\tau$ или $t_a = \tau \ln 2$.

Переходя от натуральных логарифмов к десятичным, получаем окончательно $t_{a,0.5} = 2,3\tau \lg 2 = 0,7\tau$.

Чем меньше постоянная времени цепи τ , тем быстрее заряжается и разряжается конденсатор и тем меньшую длительность имеют выходные импульсы, тем более остроконечными они являются. Однако, как будет показано далее, уменьшать τ целесообразно до определенного предела.

Существенное изменение формы импульсов при дифференцировании легко объяснить рассматривая их как совокупность гармоник, каждая из которых делится между конденсатором и резистором. Для низкочастотных гармоник, составляющих плоскую вершину входного импульса, сопротивление конденсатора $x_C = 1/(\omega C)$ оказывается много больше сопротивления резистора R . Поэтому на выход плоская вершина почти не передается.

Дифференцирование реальных прямоугольных импульсов. На вход дифференцирующей цепи поступают прямоугольные импульсы, фронты которых имеют определенную длительность (рис. 4.5). В этом случае форма напряжения на выходе цепи зависит от соотношения длительностей фронтов t_ϕ и постоянной времени цепи.

Если $t_\phi < \tau \ll t_a$ (рис. 4.5, а), то за время действия фронта входного импульса конденсатор не успевает сколько-нибудь значительно зарядиться и напряжение на выходе практически повторяет входное напряжение. По существу, зарядка конденсатора




Рис. 4.5

начинается после того, как на входе устанавливается напряжение $u_{vx} = U_m = \text{const}$. По мере зарядки конденсатора напряжение на выходе $u_{vykh} = u_{vx} - u_C$ быстро уменьшается.

Во время действия среза входного импульса напряжение на конденсаторе практически не успевает измениться и остается равным U_m . Поэтому уменьшение u_{vx} (по сравнению с U_m) передается на выход цепи ($u_{vykh} = u_{vx} - u_C$), где формируется передний фронт отрицательного импульса. Крутизна его равна крутизне среза входного напряжения. Лишь по окончании входного импульса конденсатор начинает разряжаться через резистор R и напряжение на входе быстро спадает. Таким образом, при $t_\phi < \tau \ll t_a$ цепь является дифференцирующей для вершины входного импульса.

При $\tau < t_\phi$ (рис. 4.5, б) реакция цепи аналогична показанной на рис. 4.3, когда на ее вход воздействует линейно нарастающее напряжение. При действии на входе цепи фронта импульса на выход сначала передаются изменения входного напряжения; однако еще во время t_ϕ действия фронта скорость зарядки конденсатора приближается к скорости нарастания входного напряжения U_m/t_ϕ . С этого момента и до окончания действия фронта все изменения входного напряжения выделяются практически на конденсаторе, а напряжение на выходе цепи $u_{vykh} = u_{vx} - u_C$ остается почти постоянным.

Таким образом, для случая $\tau < t_\phi$ цепь оказывается дифференцирующей уже для фронта линейно нарастающего импульса и напряжение на выходе быстро достигает установившегося значения

$$u_{vykh\,ust} = U_{m\,vykh} = \tau \frac{du_{vx}}{dt} = \tau \frac{U_m}{t_\phi} = \text{const.}$$

В момент окончания фронта напряжение на конденсаторе составляет $u_C = u_{vx} - u_{vykh} = U_m - U_{m\,vykh}$. Затем происходит дозарядка конденсатора до напряжения U_m , в результате чего напряжение на выходе ($u_{vykh} = u_{vx} - u_C$) экспоненциально спадает до нуля.

Во время действия на входе цепи среза импульса на выходе сначала передаются изменения входного напряжения, а затем, когда скорость конденсатора приблизится к скорости уменьшения u_{vx} , выходное напряжение перестает изменяться и оказывается равным

$$u_{vykh\,ust} = -U_{m\,vykh} = -\tau \frac{U_m}{t_\phi} = \text{const.}$$

По окончании входного импульса конденсатор продолжает заряжаться и u_{vykh} спадает до нуля.

Таким образом, при $\tau < t_\phi$ на выходе цепи не удается получить остроконечных импульсов.

При выполнении неравенства $\tau < t_\phi$ значения R и C малы, так что сопротивление конденсатора $x_C = 1/(\omega C)$ много больше сопротивления резистора R не только для низкочастотных гармоник, но и для части высокочастотных составляющих фронта импульса. Вследствие этого высокочастотные гармоники выделяются на выходе лишь частично, т. е. на выход с искажениями передаются и фронты входного импульса.

Влияние паразитных параметров схемы на выходной импульс. До сих пор рассматривалась идеализированная дифференцирующая цепь, где не учитывались внутреннее сопротивление генератора прямоугольных импульсов R_i и емкость C_0 нагрузки.

Наличие внутреннего сопротивления R_i (рис. 4.6) приводит к тому, что напряжение на выходе уменьшается: начальный скачок выходного напряжения составляет только часть входного скачка. При $C_0=0$ скачок на выходе делится между сопротивлениями R_i и R :

$$U_{m\text{ых}} = U_m \frac{R}{R_i + R}.$$

Кроме того, за счет R_i возрастает постоянная времени цепи $\tau = C(R + R_i)$, что приводит к растягиванию импульса.

Влияние емкости C_0 , шунтирующей выход цепи, сказывается на уменьшении амплитуды выходного импульса. Так, при $R_i=0$ перепад входного напряжения делится между емкостями C_0 и C

$$U_{m\text{ых}} = U_m \frac{C}{C + C_0},$$

т. е. на выход цепи передается тем меньшая часть U_m , чем больше C_0 . Кроме того, наличие емкости C_0 приводит к удлинению заднего фронта и импульса в целом, а сочетание C_0 и R_i — к удлинению переднего фронта (на емкости C_0 напряжение не может иметь скачка).




Рис. 4.6

При совместном действии R_i и C_0 форма выходного импульса ухудшается больше, чем от каждого паразитного параметра в отдельности. Для уменьшения влияния R_i и C_0 параметры дифференцирующей цепи выбирают так, чтобы выполнялись неравенства $R > R_i$ и $C > C_0$.

Обычно берут $C = (2 \div 3) C_0$. Большие значения емкости C приводят к необходимости уменьше-

ния R (так как должно соблюдаться условие $\tau = CR \ll t_\phi$), что вызывает уменьшение амплитуды $U_{\text{ых}}$.

Пример 4.1. Определить параметры элементов дифференцирующей цепи, на вход которой поступают импульсы длительностью $t_i = 10 \text{ мкс}$ с длительностью фронтов $t_\phi = 0,1 \text{ мкс}$. Выход цепи нагружен емкостью $C_0 = 20 \text{ пФ}$.

При выборе значения постоянной времени τ можно исходить из следующих соображений. При постоянном напряжении $U_{\text{вх}}$ на входе цепи конденсатор C зарядится за время $t = \tau$ до напряжения $U_C = 0,37 U_{\text{вх}}$ ($U_{\text{ых}} = 0,63 U_{\text{вх}}$), за время $t = -3\tau$ — до напряжения $U_C = 0,95 U_{\text{вх}}$ ($U_{\text{ых}} = 0,05 U_{\text{вх}}$), за время $t = 10\tau$ напряжение на выходе снизится до $U_{\text{ых}} = 4,5 \cdot 10^{-5} U_{\text{вх}}$.

Таким образом, если выбрать $\tau = 0,1 t_i$, то уже к моменту $t = 3\tau = 0,3 t_i$ выходное напряжение составит незначительную часть входного напряжения ($U_{\text{ых}} = 0,05 U_{\text{вх}}$), а к моменту окончания импульса ($t = t_i = 10\tau$) $U_{\text{ых}}$ с большой степенью точности можно считать равным нулю. При $\tau = 0,1 t_i$ активная длительность выходного импульса ($t_{\text{ых}} = 0,7\tau$) в 14 раз меньше длительности t_i входного импульса.

В соответствии с условиями задачи при $\tau = 0,1 t_i = 1 \text{ мкс}$ длительность фронта входного импульса значительно меньше выбранного значения τ ($t_\phi = 0,1\tau$), так что на фронтах импульса рассчитываемая цепь будет переходной, а не дифференцирующей.

Емкость конденсатора цепи возьмем в три раза больше емкости C_0 . Тогда $C = 3C_0 = 3 \cdot 20 = 60 \text{ пФ}$. По ГОСТу берем $C = 62 \text{ пФ}$. При этом сопротивление резистора цепи $R = \tau/C = 1 \cdot 10^{-6}/(62 \cdot 10^{-12}) \approx 16 \text{ кОм}$. По ГОСТу берем $R = 16 \text{ кОм}$.

Основные расчетные соотношения. Расчет формы выходного импульса при произвольных отношениях R_i/R и C_0/C затруднителен. Однако при $C_0/C < 0,5$ и $R_i/R < 0,5$, что практически всегда имеет место (достаточно выполнить только одно неравенство), постоянные времени, соответствующие фронту и срезу дифференцированного импульса, а также его амплитуду с достаточной точностью определяют из выражений

$$\begin{aligned} R_i C_0 \\ \tau_\phi = \frac{R_i C_0}{1 + R_i/R + C_0/C}, \quad \tau_c = R C (1 + R_i/R + C_0/C), \\ U_{m\text{ых}} = \frac{U_{m\text{вх}} \tau_c \tau_\phi}{R_i C_0 (\tau_c - \tau_\phi) a}, \end{aligned} \quad (4.1)$$

где a — функция отношения τ_c/τ_ϕ , определяемая по кривой (рис. 4.7). По тем же кривым определяется длительность импульса и его переднего фронта.




Рис. 4.7




Рис. 4.8

Из приведенных выражений можно сделать следующие выводы.

1. Длительность переднего фронта выходного импульса определяется параметрами схемы R_i и C_0 . При $R_i=0$ или $C_0=0$ фронт выходного импульса нарастает мгновенно (при идеальном прямоугольном импульсе на входе).

Именно с такой идеализированной картины было начато рассмотрение дифференцирующих цепей.

2. Для реальных укорачивающих цепей τ_c значительно превосходит τ_ϕ , поэтому длительность выходного импульса определяется главным образом τ_c , т. е. зависит в основном от R и C .

3. При $R_i=0$ и $C_0=0$ $\tau_\phi=0$, отношение τ_c/τ_ϕ оказывается бесконечно большим и в соответствии с кривой на рис. 4.7 $a=1$. При этом из первого и последнего выражений (4.1) следует, что $U_{\text{вых}}=U_{\text{вых}}$, т. е. амплитуда выходного импульса не отличается от амплитуды входного.

Располагая параметрами цепи и амплитудой выходного импульса, можно определить амплитуду и длительность продифференцированного импульса и его переднего фронта.

Пример 4.2. Определить параметры импульса на выходе цепи (см. рис. 4.6), если $C_0=20 \text{ пФ}$, $C=60 \text{ пФ}$, $R_i=2 \text{ кОм}$, $R=4 \text{ кОм}$ и амплитуда идеального прямоугольного входного импульса $U_m=4 \text{ В}$.

При этих условиях

$$\tau_\phi = \frac{C_0 R_i}{1 + R_i/R + C_0/C} = \frac{20 \cdot 10^{-12} \cdot 2 \cdot 10^3}{1 + 2/4 + 20/60} = 22 \cdot 10^{-9} \text{ с},$$

$$\tau_c = CR (1 + R_i/R + C_0/C) = 60 \cdot 10^{-12} \cdot 4 \cdot 10^3 \cdot (1 + 2/4 + 20/60) = 440 \cdot 10^{-9} \text{ с}$$

и отношение $\tau_c/\tau_\phi = 440 \cdot 10^{-9} / (22 \cdot 10^{-9}) = 20$.

По этому отношению, пользуясь кривыми рис. 4.7, находим $a=1,25$; $t_\phi/\tau_c = 0,88$; $t_\phi/\tau_\phi = 0,08$.

Отсюда $t_\phi = 0,88\tau_c = 0,88 \cdot 440 \cdot 10^{-9} \approx 0,4 \text{ мкс}$; $t_\phi = 0,08\tau_\phi = 0,08 \cdot 22 \cdot 10^{-9} \approx 0,035 \text{ мкс}$; при $\tau_c \gg \tau_\phi$

$$U_{\text{вых}} = \frac{U_m}{a(1 + R_i/R + C_0/C)} = \frac{4}{1,25(1 + 2/4 + 20/60)} \approx 1,8 \text{ В.}$$

Дифференцирующая RL -цепь. Такая цепь (рис. 4.8) состоит из резистора R , индуктивной катушки L и имеет постоянную времени τ , много меньшую длительности t_ϕ входного импульса.

Процессы в ней определяются равенством $u_{\text{вых}} = u_{\text{вх}} - u_R$, а также известным положением, что ток через индуктивность не может изменяться скачкообразно и, следовательно, напряжение на резисторе цепи (рис. 4.8) не имеет скачков.

В соответствии с этим передний фронт положительного прямоугольного импульса выделяется на выходе (на индуктивной катушке, активное сопротивление которой считаем равным нулю). Вслед за этим ток в цепи и напряжение на резисторе R увеличиваются, а напряжение $u_{\text{вых}}$ с такой же скоростью уменьшается — на выходе формируется остроконечный импульс.

В момент окончания входного импульса ток и напряжение u_R сохраняются неизменными, а отрицательный скачок $u_{\text{вх}}$ выделяется на выходе. За счет неравенства $t \ll t_\phi$ энергия, запасенная в катушке, рассеивается на резисторе R за время, много меньшее t_ϕ — на выходе формируется отрицательный остроконечный импульс.

Большая конструктивная сложность такой цепи по сравнению с RC -цепью ограничивает ее применение.

§ 4.3. ИНТЕГРИРУЮЩИЕ ЦЕПИ

Принцип действия. Напряжение на конденсаторе связано с током через него интегральной зависимостью

$$u_C = \frac{1}{C} \int_0^t i_C dt, \quad (4.2)$$

где C — емкость конденсатора; t — время интегрирования.

Будем считать, что начальный заряд конденсатора равен нулю. Тогда выражение (4.2) определяет полное напряжение на конденсаторе.

Чтобы интегрировать заданное напряжение $u_{\text{вх}}$, ток i_C должен изменяться по тому же закону, что и $u_{\text{вх}}$. До некоторой степени это обеспечивает RC -цепь (рис. 4.9, а), постоянная времени которой много больше времени интегрирования t ($\tau = RC \gg t$). Такую цепь называют интегрирующей.

Если $t \ll \tau$, то за время t напряжение u_C не успеет существенно измениться. В этом случае ток в цепи $i = (u_{\text{вх}} - u_C)/R \approx u_{\text{вх}}/R$, т. е. приблизительно пропорционален $u_{\text{вх}}$, а

$$u_{\text{вых}} = \frac{1}{C} \int_0^t idt \approx \frac{1}{CR} \int_0^t u_{\text{вх}} dt = \frac{1}{\tau} \int_0^t u_{\text{вх}} dt = dt.$$

По мере зарядки конденсатора ток в цепи изменяется, даже если $u_{\text{вх}} = \text{const}$. Это является причиной погрешности интегрирования.

Величину ее легко определить для случая, когда на входе действует постоянное напряжение $u_{\text{вх}} = U$. Тогда напряжение на выходе нарастает по экспоненциальному закону: $u_{\text{вых}} = U(1 - e^{-t/\tau})$.

Раскладывая $e^{-t/\tau}$ в ряд по степеням t/τ , получаем

$$\begin{aligned} e^{-t/\tau} &= 1 - t/\tau + (1/2)(t/\tau)^2 - (1/6)(t/\tau)^3 + \dots, \\ u_{\text{вых}} &= U(1 - e^{-t/\tau}) = U[t/\tau - (1/2)(t/\tau)^2 + (1/6)(t/\tau)^3 - \dots] = \\ &= U \frac{t}{\tau} \left[1 - \frac{1}{2} \left(\frac{t}{\tau} \right)^2 + \frac{1}{6} \left(\frac{t}{\tau} \right)^3 - \dots \right]. \end{aligned}$$




Рис. 4.9

Если время интегрирования $t \ll \tau$, то можно ограничиться первыми двумя членами разложения, т. е. считать

$$u_{\text{вых}} \approx U \frac{t}{\tau} \left(1 - \frac{1}{2} \frac{t}{\tau} \right).$$

Первый член пропорционален интегралу входного напряжения $u_{\text{вх}} = U$; действительно,

$$\frac{U_t}{\tau} = \frac{1}{\tau} \int_0^t U dt.$$

Второй член составляет ошибку. Она тем меньше, чем сильнее неравенство $\tau \gg t$. Однако с уменьшением ошибки пропорционально уменьшается результат интегрирования U_t/τ . Относительная погрешность, выражения в процентах, $\delta = \frac{1}{2} \frac{t}{\tau} 100 = 50 \frac{t}{\tau}$.

Отсюда можно определить предельное время t интегрирования прямоугольного импульса, при котором ошибка не превосходит допустимого значения δ : $t \leq \tau \delta / 50$.

Пример 4.3. Определить параметры элементов интегрирующей цепи, на выходе которой в течение времени $t = 10$ мкс должно формироваться линейно нарастающее напряжение с относительной погрешностью $\delta \leq 1\%$. Постоянное напряжение источника на входе цепи $U_{\text{вх}} = 5$ В, допустимый ток источника $I_{\text{доп}} = 5$ мА.

Время интегрирования t , относительная погрешность δ и постоянная времени цепи τ связаны соотношением $t \leq \tau \delta / 50$.

Отсюда с учетом условий задачи $\tau \geq 50t/\delta = 50 \cdot 10 \cdot 10^{-6} / 1 = 500$ мкс.

Начальный (максимальный) ток заряда конденсатора C ($u_{C_{\text{вых}}} = 0$) $i = I_{C_{\text{вых}}} = U_{\text{вх}}/R$ не должен превышать допустимого тока $I_{\text{доп}}$ источника. Отсюда сопротивление резистора цепи: $R \geq U_{\text{вх}}/I_{\text{доп}} = 5/(5 \cdot 10^{-3}) = 1$ кОм. Выбираем по ГОСТу $R = 1,2$ кОм:

Емкость конденсатора цепи $C = \tau/R = 500 \cdot 10^{-6} / (1,2 \cdot 10^3) = 0,4$ мкФ. Выбираем по ГОСТу $C = 0,5$ мкФ.

Оценим напряжение на выходе цепи к моменту $t = t_a$, считая скорость v его нарастания постоянной и равной начальной скорости зарядки конденсатора: $v = v_{\text{нач}} = U_{\text{вх}}/t$.

При этом

$$u_{\text{вых}} = v_{\text{нач}} t = \frac{5 \cdot 10 \cdot 10^{-6}}{\tau} t = \frac{5 \cdot 10 \cdot 10^{-6}}{500 \cdot 10^{-6}} = 0,1 \text{ В},$$

т. е. максимальное напряжение на выходе цепи составляет $0,02U_{\text{вх}}$.

Интегрирование одиночного импульса. Рассмотрим работу интегрирующей цепи на воздействие прямоугольного импульса (рис. 4.9, б). Конденсатор C не может мгновенно зарядиться, поэтому в момент поступления на вход цепи прямоугольного импульса все входное напряжение выделяется на резисторе R ,

а $u_{\text{вых}} = u_C = 0$. За время действия импульса конденсатор медленно заряжается по экспоненциальному закону:

$$u_C = u_{\text{вых}} = U_{\text{вх}} (1 - e^{-t/t_a}).$$

К моменту окончания входного импульса ($t = t_a$) напряжение на выходе достигает значения

$$U_{\text{вых}} = U_{\text{вх}} (1 - e^{-t_a/t_a}),$$

после чего конденсатор медленно разряжается через резистор и $u_{\text{вых}}$ постепенно уменьшается.

Можно считать, что через время $t = 3\tau$ после окончания входного импульса конденсатор C практически разрядится, т. е. длительность импульса на выходе рассматриваемой цепи $t_{\text{вых}} = t_a + 3\tau$. Так как, по условию, $\tau \gg t_a$, то $t_{\text{вых}} \approx 3\tau$.

Таким образом, при $\tau \gg t_a$ на выходе цепи выделяются растянутые пилообразные импульсы с амплитудой $U_{\text{вых}} < U_{\text{вх}}$. Поэтому такую цепь называют удлиняющей или сглаживающей. Интегрирующие цепи применяют в вычислительных устройствах, селекторах, телевизионной технике и т. д.

Существенное изменение формы входного импульса при интегрировании легко объяснить, рассматривая импульс как совокупность ряда гармоник. Действительно, при $\tau = RC \gg t_a$ сопротивление конденсатора $x_C = 1/(\omega C)$ оказывается много меньше сопротивления резистора R не только для высокочастотных гармоник, составляющих фронты входного импульса, но даже и для низкочастотных гармоник, формирующих его плоскую вершину. Вследствие этого большая часть напряжения всех участков входного импульса выделяется на резисторе R , а не на выходе цепи.

Кроме RC -цепи для интегрирования импульса можно использовать цепь, состоящую из индуктивной катушки и резистора (рис. 4.10) с постоянной времени $\tau \gg t_a$. Так как ток в такой цепи не может скачкообразно изменяться, то при действии на входе прямоугольных импульсов выходное напряжение $u_{\text{вых}} = iR$ изменяется медленно и имеет форму растянутых пилообразных импульсов. Так же как и дифференцирующая LR -цепь, такая интегрирующая цепь из-за конструктивной сложности используется редко.




Рис. 4.10




Рис. 4.11

Интегрирование импульсной последовательности. На рис. 4.11 показано воздействие на интегрирующую цепь последовательности прямоугольных импульсов длительностью t_n , пауза между которыми равна t_p .

Для простоты будем считать, что постоянная времени цепи τ значительно превышает не только t_n , но и период повторения входных импульсов. Покажем, что напряжение на конденсаторе постепенно нарастает, несмотря на то что для линейной цепи постоянные времени зарядки и разрядки конденсатора одинаковы ($\tau_3 = \tau_p = \tau$).

При поступлении первого входного импульса конденсатор начинает заряжаться под действием полного напряжения $U_{\text{вых}}$. Так как $\tau \gg t_n$, то к моменту окончания этого импульса напряжение на конденсаторе нарастает до значения

$$U_{\text{вых}1} = U_{\text{вых}} (1 - e^{-t_n/\tau}) \ll U_{\text{вых}},$$

С начала первой паузы конденсатор разряжается и напряжение на нем экспоненциально уменьшается от значения $U_{\text{вых}1}$, т. е. разрядка происходит под действием значительно меньшего напряжения, чем зарядка.

К моменту поступления второго импульса на нем остается некоторое напряжение $U_{\text{ост}1} = U_{\text{вых}1} e^{-t_n/\tau}$.

Под действием второго импульса конденсатор снова заряжается, но теперь под влиянием перепада напряжения $U_{\text{вых}} - U_{\text{ост}1}$, т. е. меньшего, чем вначале. К моменту окончания второго импульса

$$U_{\text{вых}2} = U_{\text{ост}1} + (U_{\text{вых}} - U_{\text{ост}1}) (1 - e^{-t_n/\tau}).$$

После этого разрядка конденсатора происходит более интенсивно, чем во время первой паузы, так как $U_{\text{вых}2} > U_{\text{вых}1}$.

Рассуждая аналогично, нетрудно убедиться, что каждый последующий импульс сообщает конденсатору меньший заряд, чем предыдущий, поскольку он обусловливается все меньшим перепадом напряжения $U_{\text{вых}} - U_{\text{ост}n}$. В то же время за каждую последующую паузу конденсатор разряжается больше, чем за предыдущую, так как напряжение на нем $U_{\text{вых}n}$ возрастает. В результате этого напряжение на конденсаторе достигает некоторого значения U_0 , при котором заряд, получаемый конденсатором во время действия входного импульса, оказывается равным заряду, теряемому при разрядке в паузе, и медленно меняется около него, так что

$$U_{\text{вых}} \approx U_0 = \text{const}. \quad (4.3)$$

Выражение (4.3) позволяет считать, что в процессе зарядки (и разрядки) ток в цепи практически не меняется. Это выполняется тем точнее, чем больше постоянная времени цепи τ .

Заряд, приобретаемый конденсатором в течение времени t_n ,

$$\Delta q' = i t_n.$$

Так как при зарядке ток в цепи

$$i = \frac{U_{\text{вых}} - U_0}{R},$$

$$\text{то } \Delta q' = \frac{U_{\text{вых}} - U_0}{R} t_n.$$

В процессе разрядки ток в цепи $i = U_0/R$ и заряд, теряемый конденсатором в интервале между импульсами,

$$\Delta q'' = i (T - t_n) = \frac{U_0}{R} (T - t_n).$$

Приравнивая $\Delta q'$ и $\Delta q''$, находим

$$U_0 = U_{\text{вых}} \frac{t_n}{T} = U_{\text{вых}} \gamma,$$

где $\gamma = t_n/T$ — коэффициент заполнения.

Таким образом, напряжение на выходе интегрирующей цепи равно среднему значению входного напряжения, т. е. его постоянной составляющей.

Приведенные рассуждения физически очевидны. Действительно, конденсатор не пропускает постоянную составляющую тока I , поэтому на резисторе R не может быть постоянной составляющей напряжения ($U_R = IR$). А так как входное напряжение содержит постоянную составляющую, то она должна выделяться на конденсаторе.

Теперь должно быть ясно, что при $\tau_3 = \tau_p = \tau$ напряжение на конденсаторе постепенно нарастает не только в случае, когда $\tau \gg T$, а и при любом значении γ входных импульсов, хотя время, за которое это напряжение станет равно постоянной составляющей $U_{\text{вых}}$, различно (при изменении γ и постоянной амплитуде $U_{\text{вых}}$ разными являются и постоянные составляющие входного напряжения).

Иключение составляет случай, когда $\tau_3 = \tau_p = \tau \ll t_n$, так как при этом конденсатор успевает полностью зарядиться за время действия импульса и полностью разрядиться в паузе. Однако при $\tau \ll t_n$ RC -цепь не является интегрирующей.

§ 4.4. ИНТЕГРАТОРЫ И ДИФФЕРЕНЦИАТОРЫ НА МИКРОСХЕМАХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

Интегратор. На рис. 4.12, а изображен интегратор на интегральной микросхеме операционного усилителя (ИМС ОУ).

Вначале будем считать, что ИМС ОУ является идеальной. При этом (см. § 3.2) ввиду бесконечно большого коэффициента усиления ИМС напряжение $u_0 = 0$, благодаря чему $u_{\text{вых}} = -u_C$, а ток $i_{\text{вх}} = (u_{\text{вх}} - u_0)/R = u_{\text{вх}}/R$.

Наряду с этим из-за бесконечного входного сопротивления ИМС имеет место равенство токов: $i_{\text{вх}} = i_C$, т. е. конденсатор заряжается током, пропорциональным входному напряжению: $i_C = i_{\text{вх}}$.

Приведенные выражения позволяют представить известное соотношение между напряжением u_C на конденсаторе и током i_C через него в следующем виде:

$$u_{\text{вых}} = -u_C = -\frac{1}{C} \int_0^t i_C dt = -\frac{1}{RC} \int_0^t u_{\text{вх}} dt.$$




Рис. 4.12

Таким образом, напряжение на выходе рассматриваемой схемы пропорционально точному значению интеграла входного напряжения.

Реальные ИМС ОУ не обеспечивают точного интегрирования. Оценим погрешность, обусловленную конечным значением коэффициента усиления K ИМС ОУ.

Напряжение, под которым находится конденсатор C ,

$$\begin{aligned} u_C &= u_0 - (-u_{\text{вых}}) = u_0 + u_{\text{вых}} = u_0 + u_0 K = \\ &= u_0 (K+1) \approx Ku_0, \end{aligned}$$

где $K \gg 1$ — коэффициент усиления ИМС ОУ, а минус в скобках выражает разную полярность напряжений u_0 и $u_{\text{вых}}$.

Предположим, что напряжение на конденсаторе C в K раз меньше указанного: $u_C = u_0$. Чтобы скорость зарядки конденсатора осталась прежней (как при $u_C = Ku_0$), ток через него ($i_C = C \frac{du_C}{dt}$) не должен измениться. Из приведенного выражения следует, что для этого емкость конденсатора нужно принять равной KC . Кроме того, напряжение, выделяющееся на конденсаторе, следует в K раз усилить, с тем чтобы выходное напряжение не отличалось от реального.

Схема, эквивалентная в расчетном отношении исходной (рис. 4.12, а) и составленная в соответствии с приведенными рассуждениями, дана на рис. 4.12, б. Из нее следует, что интегратор на ИМС ОУ эквивалентен интегрирующей цепи с резистором R и конденсатором емкостью $C' = KC$, напряжение которого усиливается в K раз.

Если к входу интегратора приложен постоянный уровень напряжения $u_{\text{вх}} = U = \text{const}$, то по расчетной схеме рис. 4.12, б имеем

$$u_C = U(1 - e^{-t/(KRC)}), \quad u_{\text{вых}} = UK(1 - e^{-t/(KRC)}),$$

т. е. выходное напряжение (кривая 1 на рис. 4.13) экспоненциально стремится к уровню UK с постоянной времени KRC .

Между тем результат идеального интегрирования (площадь под кривой входного напряжения) при $u_{\text{вх}} = U = \text{const}$ увеличивается пропорционально времени интегрирования t (прямая 2 на рис. 4.13):

$$u_{\text{вых}} = KUt/(KRC) = Ut/(RC),$$

т. е. отличается от реального результата.

Раскладывая $e^{-t/(KRC)}$ в степенной ряд, получим

$$u_{\text{вых}} = UK \left\{ 1 - \left[1 - \frac{t}{KRC} + \frac{1}{2} \left(\frac{t}{KRC} \right)^2 - \dots \right] \right\} = \frac{U_t}{RC} \left(1 - \frac{t}{2RCK} + \dots \right).$$

Таким образом, результат реального интегрирования напряжения $u_{\text{вых}} = U$ отличается от идеального $U_t/(RC)$ меньше чем на $t/(2RCK)$. Эта погрешность в K раз меньше той, которую дает пассивная RC -цепь (см. рис. 4.9, а) при одинаковом выходном напряжении $U_t/(RC)$, т. е. при одинаковом времени интегрирования.

Выигрыш в точности можно реализовать иначе: при одинаковых допустимых погрешностях интегрирование операционным усилителем постоянного уровня может длиться в K раз большее время t , чем пассивной RC -цепью, что обеспечивает в K раз большее выходное напряжение.

При рассмотрении схемы рис. 4.12, б может показаться, что интегратор на операционном усилителе можно заменить пассивной цепью $R - KC$, усиливая в K раз напряжение на конденсаторе емкостью KC . Однако обеспечить стабильную работу усилителя с большим коэффициентом усиления без обратной связи практически невозможно, а получение конденсатора весьма большой емкости представляет определенную трудность.

Дифференциатор. Схема дифференциатора на ИМС ОУ приведена на рис. 4.14, а. Если считать ИМС ОУ идеальной, то $u_0 = 0$ и $i_C = i_R$. Поэтому $u_C = u_{\text{вх}} - u_0 = u_{\text{вх}}$, $u_{\text{вых}} = -u_R$. В результате

$$i_C = C \frac{du_C}{dt} = C \frac{du_{\text{вх}}}{dt}; \quad i_R = i_C = C \frac{du_{\text{вх}}}{dt};$$

$$u_{\text{вых}} = -u_R = -RC \frac{du_{\text{вх}}}{dt}.$$

Таким образом, напряжение на выходе рассматриваемой схемы пропорционально точному значению производной входного напряжения.

Реальная ИМС ОУ не обеспечивает безошибочного дифференцирования. Однако чем больше ее коэффициент усиления K , тем




Рис. 4.14

меньше напряжение u_0 (рис. 4.14, а), тем меньше разность $u_{вых}$ и u_C и тем больше ток конденсатора ($i_C = C \frac{du_C}{dt}$) соответствует производной входного напряжения. Наряду с этим при увеличении K напряжение $-u_R$ все меньше отличается от напряжения $u_{вых}$, что дополнительно снижает погрешность.

Чтобы составить схему, эквивалентную в расчетном отношении схеме рис. 4.14, а, надо иметь в виду, что резистор R находится под напряжением $u_R \approx u_0 K$, а ток конденсатора $C: i_C = i_R = u_R/R = = u_0 K/R$.

Если считать, что резистор R находится под напряжением, в K раз меньшим ($u_R = u_0$), то прежний ток через конденсатор будет при $R' = R/K$. Для идентичности эквивалентной и реальной схем напряжение с резистора R' должно быть в K раз увеличено.

Из эквивалентной схемы (рис. 4.14, б) следует, что дифференциатор на ИМС ОУ можно рассматривать как дифференцирующую цепь с конденсатором C и резистором R/K , напряжение с которого усиливается в K раз.

Сказанное об интеграторе на ИМС ОУ в равной степени относится к дифференциатору: его нельзя равноценно заменить цепью $C - R/K$ и усилителем без обратной связи.

Необходимо отметить, что дифференциатор на ИМС ОУ подчеркивает (обостряет) помехи, которые могут сопровождать сигналы, а также склонен к самовозбуждению.

§ 4.5. ДИОДНЫЕ ОГРАНИЧИТЕЛИ АМПЛИТУДЫ

Ограничители амплитуды — устройства, напряжение на выходе которых $u_{вых}$ пропорционально входному напряжению $u_{вх}$ до тех пор, пока последнее не достигает некоторого уровня, называемого **порогом ограничения**, после этого $u_{вых}$ остается постоянным, несмотря на изменения $u_{вх}$.

Чтобы пропорциональность между $u_{вых}$ и $u_{вх}$ имела место только на некотором участке, характеристика ограничителя $u_{вых} = f(u_{вх})$ обязательно должна быть нелинейной. Поэтому необходимой деталью ограничителя является нелинейный элемент (обычно полупроводниковый диод, обладающий малыми габаритами и массой и потребляющий незначительную энергию).

На рис. 4.15 показаны амплитудные характеристики ограничителей с разными порогами ограничения. Напряжение на выходе ограничителя с характеристикой, изображенной на рис. 4.15, а, следует за входным напряжением, пока последнее не превысит уровня $U_{огр}$. Дальнейшее увеличение $u_{вх}$ не вызывает изменений $u_{вых}$. Такой вид ограничения называется **ограничением по максимуму или ограничением сверху**.




Рис. 4.15

На рис. 4.15, б, в показаны характеристики, обеспечивающие соответственно ограничение по минимуму (снизу) и двустороннее ограничение с уровнями ограничения $U_{огр1}$ и $U_{огр2}$.

На рис. 4.15, г дана характеристика, обеспечивающая ограничение снизу на нулевом пороге. Ограничитель с такой характеристикой пропускает на выход напряжение только положительной полярности.

Ограничитель, пропускающий на выход напряжения только отрицательной полярности, должен иметь характеристику, расположенную в третьем квадранте (изображена пунктиром на рис. 4.15, г).

Часто ограничители используются для получения последовательности однополярных импульсов из последовательности разнополярных (рис. 4.15, г), а также для формирования трапециoidalных импульсов из синусоидального напряжения при двустороннем ограничении (рис. 4.15, в). Чем больше амплитуда U_m и частота f синусоидального напряжения, тем круче нарастает синусоида — тем меньше длительность фронтов t_f , выходных импульсов. Она дополнительно уменьшается с уменьшением порога ограничения $U_{огр}$. Величину t_f , обусловленную только тем, что импульс формируется из синусоиды, можно определить (рис. 4.16) исходя из того, что $U_{огр} = U_m \sin 2\pi f t_f$.

Так как ограничение ведется с целью получения импульсов с крутыми фронтами, то длительность фронта t_f мала. Это дает основание заменить синусоидальную функцию $\sin 2\pi f t_f$ ее аргументом и записать $U_{огр} = 2\pi U_m f t_f$, откуда $t_f = U_{огр}/(2\pi U_m f)$.




Рис. 4.16

При изучении диодных ограничителей следует исходить из того, что практически диод проводит ток, когда потенциал его анода выше потенциала катода. Работу диодных ограничителей будем рассматривать при воздействии на вход синусоидального напряжения.

В зависимости от способа соединения нагрузки и диода различают последовательные и параллельные диодные ограничители.

Последовательные диодные ограничители. Ограничитель с нулевым порогом ограничения. Схема такого ограничителя приведена на рис. 4.17, а. Из нее следует, что входное напряжение u_{bx} распределяется между диодом VD и резистором нагрузки R_h . От соотношения их сопротивлений зависит, какая часть u_{bx} выделяется на выходе.

Сопротивление диода в прямом (пропускном) направлении R_{bp} много меньше сопротивления резистора нагрузки R_h . Поэтому положительная полуволна напряжения $u_{bx}^{(+)}$ практически полностью выделяется на выходе.

Сопротивление диода в обратном (непропускном) направлении R_{obp} много больше R_h . Поэтому отрицательная полуволна $u_{bx}^{(-)}$ практически полностью выделяется на диоде и $u_{bx}^{(-)} \approx 0$.

Из сказанного следует, что диодный ограничитель можно рассматривать как устройство с переменным коэффициентом передачи $K_{\text{пер}}$ входного напряжения на выход. Пока u_{bx} не достигает порога ограничения, $K_{\text{пер}} \approx 1$, т. е. $u_{bx} \approx u_{bx}$. После достижения порога ограничения $K_{\text{пер}} \approx 0$, т. е. $u_{bx} \approx 0$.




Рис. 4.17

На рис. 4.17, б изображены кривые напряжений u_{bx} и $u_{bx}^{(+)}$, иллюстрирующие работу ограничителя (рис. 4.17, а). Сопротивление R_{bp} имеет небольшое значение ($R_{bp} \ll R_h$), но не равно нулю, поэтому незначительная часть $u_{bx}^{(+)}$ все-таки выделяется на диоде и $u_{bx}^{(+)}$ несколько меньше $u_{bx}^{(+)}$. Неравенство $R_{obp} \gg R_h$ является более сильным, поэтому при действии $u_{bx}^{(-)}$ напряжение $u_{bx}^{(-)}$ на рис. 4.17, б показано равным нулю. Таким образом, рассмотренная схема обеспечивает ограничение входного напряжения снизу с порогом ограничения, равным нулю.

Ограничение сверху с нулевым порогом можно получить изменением направление включения диода (рис. 4.17, в, г).

Как уже отмечалось, ограничитель с нулевым порогом ограничения применяется для исключения импульсов определенной полярности из последовательности разнополярных импульсов (рис. 4.17, д).

Ограничитель с иенулевым порогом ограничения. Для получения порога ограничения, отличного от нуля, последовательно с нагрузкой включают источник постоянного напряжения E (рис. 4.18).

В схеме, изображенной на рис. 4.18, а, при отсутствии входного сигнала источник E сообщает катоду диода VD отрицательный потенциал, анод диода через источник входного напряжения соединяется с положительным зажимом $+E$, так что диод смещается в прямом направлении. В результате до поступления входного напряжения диод открыт и через резистор R_h протекает ток, создавая на нем напряжение с полярностью, указанной на рисунке.

Если пренебречь сопротивлением источника и по-прежнему считать $R_h \gg R_{bp}$, то основным сопротивлением в цепи будет R_h , поэтому до момента действия u_{bx} напряжение $u_{R_h} \approx E$ и $u_{bx} = u_{R_h} - E \approx 0$.

Положительная полуволна u_{bx} действует согласно с E и почти целиком ($R_h \gg R_{bp}$) выделяется на резисторе R_h . Поэтому $u_{R_h} = E + u_{bx}$ и $u_{bx} = u_{R_h} - E = u_{bx}$, т. е. выходное напряжение, начиная нарастать от нуля, повторяет все изменения входного напряжения.

При действии отрицательной




Рис. 4.18

полуволны u_{bx} источники E и u_{bx} оказываются включенными встречно, так что результирующее напряжение в цепи

$$u = E - u_{bx},$$

где u_{bx} (здесь и далее) — абсолютное значение напряжения.

Пока напряжение $E - u_{bx}$ положительное, диод смещен в прямом направлении, он проводит ток и напряжение на выходе равно входному.

В некоторый момент напряжение нарастающей отрицательной полуволны u_{bx} достигает значения, равного $-E$. При этом диод запирается и дальнейшее увеличение u_{bx} не влияет на выходное напряжение.

Сказанное иллюстрируется кривыми (рис. 4.18, а). На них предельные значения потенциала катода (ниже которого не может быть) $u_{pp} = -E$. Поэтому, как только потенциал анода u_{bx} окажется ниже u_{pp} , диод запрется и на выходе установится напряжение $u_{bx} = -E$. Таким образом, рассмотренная схема обеспечивает ограничение снизу с отрицательным порогом $U_{opr} = -E$.

Если в схеме рис. 4.18, а изменить полярность источника E и направление включения диода, то получится схема, приведенная на рис. 4.18, б. Как и в предыдущей схеме, здесь до момента действия u_{bx} напряжение на выходе равно нулю. Предельное значение потенциала анода (после запирания диода), выше которого оно не может быть, в этом случае составляет $u_{pp} = E$.

Имея в виду, что потенциал катода равен u_{bx} , легко прийти к выводу, что входное напряжение, превышающее u_{pp} , на выход передаваться не будет (см. кривые на рис. 4.18, б).

Рассмотрение других сочетаний полярности источника E и направления включения диода не сложно.

Комбинируя ограничения сверху и снизу (рис. 4.18, а, б), можно получить двусторонний ограничитель (рис. 4.18, в), который используется для формирования из синусоидального напряжения трапецидальных импульсов. Диод $VD1$ пропускает положительную полуволну входного напряжения, но ограничивает отрицательную полуволну на уровне E_1 , подобно схеме рис. 4.18, а. Диод $VD2$ пропускает с нагрузки R_H на выход схемы ограниченную отрицательную полуволну и ограничивает на уровне E_2 положительную полуволну (подобно схеме рис. 4.18, б).

Временные диаграммы на рис. 4.18 соответствуют идеальному диоду: $R_{pp} = 0$, $R_{обр} = \infty$.

Параллельные диодные ограничители. Ограничитель с нулевым порогом ограничения. Схема такого ограничителя приведена на рис. 4.19, а. Необходимым элементом ее является ограничивающий резистор R_{opr} , который выбирают так, чтобы выполнялось неравенство

$$R_{pp} \ll R_{opr} \ll R_H \ll R_{обр},$$

где R_{pp} и $R_{обр}$ — сопротивления диода, смещенного в прямом и обратном направлениях.

Входное напряжение ограничителя распределается между R_{opr} и участком цепи, образованным параллельно включенным диодом и нагрузкой R_H .

При открытом диоде сопротивление этого участка за счет небольшого R_{pp} мало и почти все входное напряжение выделяется на R_{opr} ($R_{opr} \gg R_{pp}$), а $u_{bx} \approx 0$.

Запертый диод не шунтирует нагрузку R_H ($R_{обр} \gg R_H$); входное напряжение делится между R_{opr} и R_H , и так как $R_H \gg R_{opr}$, то на нагрузку падает основная часть u_{bx} : $u_{bx} \approx u_{bx}$.

В схеме рис. 4.19, а диод открывается во время действия положительной полуволны u_{bx} . Поэтому на выходе выделяется, по существу, только отрицательная полуволна — схема обеспечивает ограничение сверху с нулевым порогом.

Работу ограничителя (рис. 4.19, а) иллюстрируют временные диаграммы (рис. 4.19, б). Хотя $R_{opr} \ll R_H$, часть входного напряжения выделяется на R_{opr} , так что даже при запертом диоде выходное напряжение несколько меньше входного. Сопротивление открытого диода мало ($R_{pp} \ll R_{opr}$), но не равно нулю, поэтому часть положительной полуволны u_{bx} на выходе все-таки выделяется.

Если изменить направление включения диода (рис. 4.19, в, г), то на выходе схемы выделяется положительная полуволна — схема обеспечивает ограничение снизу с нулевым порогом.

Ограничитель с ненулевым порогом ограничения. Включение источника в цепь диода позволяет получить уровни ограничения, отличные от нуля. Так, в схеме рис. 4.20, а в отсутствие входного напряжения диод заперт и $u_{bx} = 0$. Отрицательная полуволна u_{bx} не может отпереть диод, и почти все ее напряжение выделяется на выходе. Пока положительная полуволну входного напряжения не отпирает диод, напряжение с входа передается на выход.

После того как u_{bx} превысит E , диод откроется и выходное напряжение перестанет изменяться вслед за входным. Таким образом, схема обеспечивает ограничение сверху на уровне E . Ограничение снизу на уровне $-E$ дает схема, приведенная на рис. 4.20, б.




Рис. 4.19




Рис. 4.20

ная емкость диода C_d и емкость C_0 , которая составляется входной емкостью C_{bx} последующего устройства и емкостью монтажа C_m . Чтобы выяснить их влияние, предположим, что к входу ограничителя подключен генератор идеальных прямоугольных импульсов; в этом случае действие паразитных емкостей проявляется наиболее наглядно.

Для упрощения примем внутреннее сопротивление генератора равным нулю. Кроме того, учтем, что $R_n \gg R_{np}$ (где R_{np} — прямое сопротивление открытого диода) и обычно $C_0 \gg C_d$.

Схема последовательного ограничителя с указанием этих емкостей изображена на рис. 4.21, а. Каждый скачок напряжения на входе ($2U_m$) делится между емкостями C_d и C_0 и обуславливает скачок напряжения на выходе

$$\Delta U = 2U_m \frac{C_d}{C_d + C_0}.$$

После отпирания диода под воздействием положительного перепада начинается экспоненциальное изменение выходного напряжения (рис. 4.21, б) с постоянной времени $\tau_1 = C_0 R_{np}$, а после

запирания диода (при воздействии отрицательного перепада u_{bx}) — с постоянной времени $\tau_2 = C_0 R_n$.

Схема параллельного диодного ограничителя с указанием емкости C_0 , шунтирующей нагрузку R_n , приведена на рис. 4.21, в, где $C_0 = C_m + C_{bx} + C_d$.

Начнем рассмотрение ее работы с момента, когда на входе действует положительный импульс напряжения с амплитудой U_m (рис. 4.21, г). При этом открытый диод шунтирует емкость C_0 и напряжение на выходе $u_{bx} \approx 0$.

Изменение полярности импульса на входе вызывает запирание диода. После этого емкость C_0 заряжается через сопротивление $R_{opr} \parallel R_n$ ($R_{opr} \ll R_n$) до напряжения $u_{c0} \approx -U_m$ с постоянной времени

$$\tau_3 = C_0 \frac{R_{opr} R_n}{R_{opr} + R_n} \approx C_0 R_{opr}$$

и на выходе экспоненциально устанавливается напряжение $u_{bx} \approx -U_m$.

Изменение полярности входного напряжения не вызывает мгновенного отпирания диода, так как между его анодом и катодом есть емкость C_0 , заряженная до напряжения $-U_m$. Под действием положительного перепада, равного $2U_m$, емкость C_0 начинает перезаряжаться с постоянной времени $\tau \approx \approx C_0 R_{opr}$ и напряжение на ней стремится к уровню $+U_m$. В некоторый момент времени t' это напряжение достигает нулевого значения — диод отпирается, емкость C_0 шунтируется его малым сопротивлением и изменение выходного напряжения прекращается, оставаясь примерно равным нулю.

Так как скорость перезарядки больше скорости зарядки, то изменение напряжения на U_m происходит за меньшее время, т. е. длительность среза отрицательного выходного импульса меньше длительности фронта.




Рис. 4.21

§ 4.6. ТРАНЗИСТОРНЫЙ УСИЛИТЕЛЬ-ОГРАНИЧИТЕЛЬ

Усилители-ограничители выполняются на усилительных элементах и наряду с ограничением напряжения обеспечивают его усиление. Ограничение в таких устройствах осуществляется за счет использования нелинейных областей вольт-амперных характеристик усилительных элементов.

При формировании прямоугольных импульсов из синусоидального напряжения эти ограничители могут обеспечивать большую амплитуду и более высокую крутизну фронтов, чем диодные при тех же входных напряжениях. Недостатком усилителей-ограничителей является большая сложность схемы.

Наличие областей насыщения и отсечки позволяет выполнить на транзисторе двусторонний усилитель-ограничитель (рис. 4.22, а). В такой схеме транзистор работает в режиме ключа, переходя из насыщенного состояния в запертое и обратно. При этом конденсатор $C1$ заряжается с полярностью, указанной на рис. 4.22, а, за счет того, что ток зарядки через насыщенный транзистор больше тока разрядки через $R1$, когда транзистор заперт. Диод VD дает возможность разделительному конденсатору на входе быстро разрядиться и тем самым предотвращает «сползание» исходной рабочей точки.

Чтобы напряжение на выходе ограничителя было симметрично относительно оси времени, исходную рабочую точку A (рис. 4.22, б) на нагрузочной прямой выбирают так, чтобы изменения коллекторного тока до границы насыщения и до начала отсечки были одинаковы ($I_K = I_{K0}$).

При нарастании отрицательной полуволны входного напряжения рабочая точка перемещается вдоль нагрузочной прямой вверх, ток коллектора увеличивается, а напряжение на нем падает. При некотором значении базового тока (на рис. 4.22, б этому соответствует ток $i_B = 160 \text{ мкА}$) наступает насыщение, при котором изменение входного напряжения не вызывает изменения i_K и u_K .

Уменьшение напряжения u_{bx} в тот же полупериод приводит к выходу транзистора из насыщения и возвращению рабочей точки




Рис. 4.22

в активную область. Теперь при изменении входного напряжения она движется по нагрузочной прямой вниз и при $u_{bx} = 0$ сливается с точкой A .

Положительная полуволна входного напряжения уменьшает коллекторный ток; за счет этого увеличивается напряжение на коллекторе (рабочая точка перемещается по нагрузочной прямой вниз). При некотором значении u_{bx} наступает режим отсечки, когда с дальнейшим увеличением напряжения на входе ток коллектора не будет меняться.

Напомним, что в режиме отсечки

$$i_K = I_{K0} \text{ и } u_K = -(E_K - I_{K0}R_K) \approx -E_K,$$

а в режиме насыщения

$$u_K \approx 0, i_K = I_{K0} = (E_K - u_K)/R_K \approx E_K/R_K.$$

Приведем соотношения, необходимые для расчета рассматриваемого усилителя-ограничителя.

Сопротивление резистора в цепи коллектора

$$R_K \approx E_K/I_{K0},$$

где I_{K0} — коллекторный ток насыщения; он не должен превышать максимально допустимого тока коллектора.

Ток базы на границе насыщения $i_B = I_{Bn} = I_{K0}/\beta$.

Для симметричного ограничения ток базы в исходной рабочей точке

$$I_{B0} \approx I_{Bn}/2 = I_{K0}/(2\beta).$$

Чтобы при насыщении уровень ограничения находился на круглом участке нарастающего тока базы (так же, как и при отсечке), амплитуда I_B должна быть больше, чем I_{Bn} :

$$I_B = S I_{Bn} = S I_{K0}/\beta,$$

где S — степень насыщения берут обычно равной 2—3 (при больших значениях S время выхода транзистора из насыщения затягивается).

Воспользовавшись выражением, приведенным в § 4.5, определим время t_Φ , за которое синусоидальное напряжение с амплитудой U_m и частотой f нарастает до уровня ограничения $U_{\text{огр}}$. В данном случае этому уровню соответствует разность $I_{\text{огр}} = I_{K0} - I_{OK}$, а амплитуде U_m — амплитуда коллекторного тока $I_{K\max}$, который проходил бы в цепи в отсутствие насыщения (рис. 4.22, б):

$$I_{K\max} = I_B \beta = S I_{Bn} \beta = S I_{K0}.$$

В этих обозначениях длительность нарастания тока базы

$$t_{u_{bx}} = \frac{I_{\text{огр}}}{2\pi f I_{K\max}} = \frac{I_{K0} - I_{OK}}{2\pi f I_{K\max}}.$$

Так как $I_{OK} \approx I_{K0}/2$ и $I_{K\max}/I_{K0} = S$, то последнее выражение можно переписать в следующем виде: $t_{u_{bx}} = 1/(4\pi f S)$.

Еще раз подчеркнем, что этим выражением определяется только та составляющая фронта выходного импульса, которая обусловлена синусоидальным характером входного напряжения. Инерционность транзистора и конечное время выхода его из насыщения дополнительно удлиняют фронт.

Отметим, что тепловой режим транзистора в данном случае

облегченный, так как мощность на коллекторе выделяется, по существу, только во время переключения; при работе в области насыщения напряжение на коллекторе незначительно, а в области отсечки незначителен коллекторный ток.

§ 4.7. ОГРАНИЧИТЕЛИ НА МИКРОСХЕМАХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

К недостаткам рассмотренных диодных ограничителей относятся невозможность ограничения малых напряжений, при которых диод не открывается, а также нестабильность уровней ограничения из-за разброса параметров диодов и их зависимости от температуры.

Лучшие показатели имеют ограничители на интегральных схемах операционных усилителей (ИМС ОУ). Возможность построения таких ограничителей основана на следующих соображениях.

Так как напряжение между входами ИМС ОУ (рис. 4.23, а) $U_0 \approx 0$, то $u_{\text{вых}}$ можно считать равным напряжению u_{ba} между выходом и инвертирующим входом. Если после достижения некоторого значения напряжение u_{ba} перестанет изменяться, то выходное напряжение на этом уровне будет ограничено. Элементом, напряжение на котором после достижения определенного значения практически не увеличивается при увеличении проходящего тока, является стабилитрон, идеализированная характеристика которого изображена на рис. 4.23, б. Когда обратное напряжение на стабилитроне достигает напряжения стабилизации $U_{\text{ст}}$, наступает пробой, после чего с увеличением тока напряжение на стабилитроне не меняется. Под действием прямого напряжения стабилитрон ведет себя как обычный диод и напряжение на нем $U_{\text{пр}} \approx 0,7$ В.

Схема ограничителя на ИМС ОУ со стабилитронами в цепи отрицательной обратной связи приведена на рис. 4.23, а. Для




Рис. 4.23

одного стабилитрона напряжение является прямым, для другого — обратным.

Пока $|u_{ba}| < |U_{\text{ст}}| + U_{\text{пр}}$, один из стабилитронов работает на начальном участке отрицательной ветви характеристики — сопротивление цепи стабилитронов велико, так что коэффициент усиления каскада (как обычного ОУ) $K = -R_2/R_1$.

С увеличением $|u_{ba}|$ и $|u_{\text{вых}}|$ напряжение на одном из стабилитронов достигает значения $U_{\text{ст}}$, при котором происходит пробой; дальнейшее увеличение $|u_{ba}|$ увеличивает ток через стабилитроны, но напряжение на них $|U_{\text{ст}}| + U_{\text{пр}}$ практически не изменяется. Таким образом, после пробоя стабилитрона напряжение на выходе ОУ ограничивается на уровне $U_{\text{ст}} + U_{\text{пр}}$.

Если после этого с уменьшением $|u_{ba}|$ напряжение на стабилитроне окажется меньше $|U_{\text{ст}}$, высокое сопротивление стабилитрона восстановится и $u_{\text{вых}}$ будет следовать за изменениями u_{ba} при коэффициенте усиления $K = -R_2/R_1$.

Когда u_{ba} изменит полярность и по абсолютному значению станет равным $|U_{\text{ст}}| + U_{\text{пр}}$, пробьется второй стабилитрон и другая полуволна выходного напряжения будет ограничена на уровне $|U_{\text{ст}}| + U_{\text{пр}}$.

Так как рассматриваемый каскад является инвертирующим, то характеристика ограничителя (рис. 4.24) расположена во втором и четвертом квадрантах: положительным значениям u_{ba} соответствуют отрицательные значения $u_{\text{вых}}$, и наоборот.

Реальный стабилитрон имеет характеристику, отличающуюся от изображенной на рис. 4.23, б: его дифференциальные сопротивления $\Delta i/\Delta u$ после пробоя и на прямой ветви не равны нулю. Поэтому участки характеристики (рис. 4.24), соответствующие ограничению, не являются строго горизонтальными.

На рис. 4.25 приведена схема ограничителя на ИМС ОУ, где в цепь отрицательной обратной связи введены диоды. Резистора-




Рис. 4.25

ми $R3$ — $R6$ устанавливаются положительный потенциал катода $VD1$ и отрицательный анод $VD2$.

Пока диоды заперты, коэффициент усиления каскада определяется отношением R_2/R_1 . При нарастании положительного входного напряжения отрицательным напряжением на выходе отпирается диод $VD1$. Через него резистор $R4$ (с действующим на нем напряжением U_{R4}) оказывается включенным между точками a и b . Так как за счет конденсатора $C1$ переменное напряжение на резисторе $R4$ не выделяется, то при дальнейшем увеличении u_{bx} напряжение на выходе не изменяется: $u_{bax} = u_{ba} = U_{R4}$. Аналогично происходит ограничение положительного выходного напряжения после отпирания диода $VD2$. Изменение уровней ограничения может осуществляться резисторами $R3$ — $R6$.

§ 4.8. ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ С КОНТУРОМ УДАРНОГО ВОЗБУЖДЕНИЯ

На рис. 4.26 изображена структурная схема такого формирователя для получения серии остроконечных импульсов при поступлении на вход одного прямоугольного.

На выходе генератора с контуром ударного возбуждения формируется синусоидальное напряжение, из которого двусторонний ограничитель формирует последовательность разнополярных прямоугольных импульсов. На выходе дифференцирующей цепи получаются разнополярные остроконечные импульсы, а на выходе формирователя — односторонние остроконечные импульсы.

Далее рассматриваются генераторы с контуром ударного возбуждения; другие каскады формирователя были описаны ранее.

Генератор с контуром в цепи коллектора. Такой генератор (рис. 4.27, а) состоит из колебательного контура и транзисторного ключа.

В исходном состоянии транзистор насыщен и через него проходит ток I_k . Проходя по катушке контура, он создает магнитное поле, в котором сосредоточивается энергия $W_L = LI_k^2/2$.

Входной положительный импульс запирает транзистор, ток в нем прерывается и в катушке L индуцируется ЭДС (с полярностью, указанной на рис. 4.27, а вне скобок), которая стремится поддержать во внешней цепи ток прежнего направления. Так как транзистор заперт, то ток замыкается через конденсатор C и заряжает его, сообщая нижней обкладке отрицательный, а верх-




Рис. 4.26




Рис. 4.27

ней — положительный заряды. При этом энергия магнитного поля катушки постепенно переходит в энергию электрического поля конденсатора W_C . К моменту, когда ток в контуре становится равным нулю, конденсатор заряжается до максимального напряжения и вся энергия, накопленная ранее в магнитном поле катушки, сосредоточивается теперь в электрическом поле конденсатора:

$$W_C = CU_{m0}^2/2 \approx LI_k^2/2.$$

После этого конденсатор начинает разряжаться на катушку, т. е. в контуре возникают свободные колебания.

Если параметры контура выбрать с таким расчетом, чтобы период этих колебаний $T = 2\pi\sqrt{LC}$ был много меньше длительности t_i входного импульса, то за время t_i можно получить много периодов колебаний.

Активное сопротивление в реальном контуре приводит к потерям энергии, т. е. затуханию колебаний (рис. 4.27, б).

По окончании положительного входного импульса транзистор насыщается и его небольшое сопротивление подключается параллельно контуру. При этом из контура быстро отбирается энергия и колебания в нем резко затухают.

Заметим, что резистор R_k (рис. 4.27, а) ограничивает ток насыщения транзистора, а конденсатор $C1$ соединяет по переменной составляющей верхнюю (по схеме на рис. 4.27, а) точку контура с «землей»; благодаря этому контур шунтируется только малым сопротивлением отпертого транзистора.

Определим некоторые характеристики сформированного синусоидального напряжения.

Пренебрегая затуханием в течение первой полуволны колебаний, из предыдущего равенства определим начальную амплитуду напряжения на контуре:

$$U_{m0} = I_k \sqrt{L/C} = I_k \rho, \quad (4.4)$$

где $\rho = \sqrt{L/C}$ — волновое сопротивление контура.

Уменьшение амплитуды колебаний происходит по экспоненциальному закону:

$$U_{mn} = U_{m0} e^{-t/\tau}, \quad (4.5)$$

где $\tau = 2L/r$ — постоянная времени контура.

Так как верхняя обкладка конденсатора С соединена (по переменному току) с «землей», то первая полуволна выходного напряжения является отрицательной (рис. 4.27, б). При этом напряжение на коллекторе транзистора $u_K = -E_K - U_{m0}$ может намного превысить напряжение источника, что должно учитываться при выборе транзистора и разделительного конденсатора C_p по максимально допустимым напряжениям.

Пример 4.4. Определить начальную и конечную амплитуды напряжения на контуре (рис. 4.27, а) с параметрами $L = 300 \text{ мкГн}$, $C = 300 \text{ пФ}$, $r = 20 \text{ Ом}$, а также длительность запирающего входного импульса, обеспечивающего число колебаний n в серии не менее пяти. Ток через открытый транзистор $I_K = 3 \text{ мА}$.

В соответствии с выражением (4.4) начальная амплитуда напряжения

$$U_{m0} = I_K \sqrt{\frac{L}{C}} = 3 \cdot 10^{-3} \sqrt{\frac{300 \cdot 10^{-6}}{300 \cdot 10^{-12}}} = 3 \text{ В.}$$

Период колебаний в контуре

$$T = 2\pi\sqrt{LC} = 2 \cdot 3,14 \sqrt{300 \cdot 10^{-6} \cdot 300 \cdot 10^{-12}} \approx 1,9 \text{ мкс.}$$

Необходимая длительность входного импульса

$$t_n = nT \geq 5 \cdot 1,9 \approx 10 \text{ мкс.}$$

В соответствии с выражением (4.5) конечная амплитуда колебаний ($n = 5$)

$$U_{mn} = U_{m0} e^{-t_n/\tau}, \quad \tau = 2L/r,$$

$$\tau = 2 \cdot 300 \cdot 10^{-6} / 20 = 30 \text{ мкс;}$$

$$U_{m5} = 3e^{-10/30} = 2,6 \text{ В.}$$

Генератор с контуром в цепи эмиттера. Такой генератор (рис. 4.28) функционирует аналогично рассмотренному (см. рис. 4.27, а). Но в отличие от него затухание колебаний при отпирании транзистора происходит быстрее, так как контур шунтируется весьма малым выходным сопротивлением каскада, работающего в данном случае в режиме эмиттерного повторителя. Отличием является также полярность первой полуволны каждой серии выходного напряжения: в схеме рис. 4.28 она — положительная.

Дополненная эмиттерным повторителем и цепью обратной связи (рис. 4.29), эта схема применяется для получения серии незатухающих колебаний. Колебания, возникающие на контуре, через разделительный конденсатор C_p подаются на эмиттерный повторитель (транзистор $VT2$), усиливаются им по мощности и без изменения фазы частично вводятся обратно в контур.

Сопротивлением $R2$ регулируется энергия, передаваемая в




Рис. 4.28




Рис. 4.29

контур от эмиттерного повторителя. Значение $R2$ можно установить таким, чтобы скомпенсировать потери в контуре и получить на выходе серии синусоидальных колебаний неизменной амплитуды.

Конденсатор C_p предотвращает соединение по постоянному току базы транзистора $VT2$ с «землей» через катушку L , чем сохраняется выбранный режим базы.

§ 4.9. ФОРМИРУЮЩИЕ ЛИНИИ

Формирование прямоугольных импульсов длинной линией. Рассмотрим длинную линию с распределенными параметрами (рис. 4.30, а), которая с помощью ключей Кл1 и Кл2 может присоединяться к источнику постоянного напряжения E и нагрузке R_h .

Предположим, что внутреннее сопротивление источника R_i и сопротивление нагрузки R_h равны волновому сопротивлению линии ρ ($R_h = R_i = \rho$) и что линия не имеет потерь.

Замкнем ключ Кл1, оставив ключ Кл2 разомкнутым. Через время $t = 2l/v$ (где l — длина линии, а v — скорость распространения волн вдоль нее) такая разомкнутая линия будет по всей длине равномерно заряжена до напряжения E (рис. 4.30, б).

Теперь линию можно рассматривать как источник напряжения с внутренним сопротивлением, равным ρ . В некоторый момент времени $t = t_1$ замкнем Кл2 и разомкнем Кл1; тогда на нагрузке $R_h = \rho$ выделится напряжение

$$U_h = \frac{E}{\rho + R_h} R_h = \frac{E}{2\rho} \rho = \frac{E}{2}.$$

Так как каждый элементарный участок линии заряжен до напряжения $E > U_h$, то линия начинает разряжаться через R_h . Иначе говоря, от нагрузки к разомкнутому началу линии распространяется волна с напряжением $-E/2$ (рис. 4.30, в), разряжающая линию до напряжения $E/2$.




Рис. 4.30

душная линия ($v = 3 \cdot 10^8$ м/с) должна иметь длину $l = vt_a/2 = 3 \times 10^8 \cdot 2 \cdot 10^{-9}/2 = 0,3$ м = 30 см, а для формирования импульсов длительностью $t_a = 2$ мкс потребовалась бы линия длиной $l = vt_a/2 = 3 \cdot 10^8 \cdot 2 \cdot 10^{-6}/2 = 300$ м.

Погонные индуктивность L_1 и емкость C_1 кабеля больше, чем у воздушной линии, поэтому скорость распространения волны вдоль него ($v = 1/\sqrt{L_1 C_1}$) оказывается меньше, т. е. время задержки больше.

Большего эффекта достигают, выполняя внутреннюю жилу кабеля в виде спирали, что увеличивает погонную индуктивность и время задержки. Однако и в этом случае для получения микросекундных задержек длина кабеля исчисляется метрами.

Цепочечные линии задержки. Цепочечная линия (рис. 4.31) относится к искусственным линиям задержки и представляет собой

В момент $t = t_1 + l/v$ эта волна напряжения достигнет разомкнутого начала линии (рис. 4.30, г), отразится от него без изменения амплитуды и фазы и начнет распространяться к нагрузке. При этом начальные участки линии окажутся разряженными до нуля (рис. 4.30, д), а к моменту $t = t_1 + 2l/v$ вся линия полностью разрядится (рис. 4.30, е).

Так как волна $-E/2$ достигнет нагрузки через время $t = 2l/v$ после замыкания Kl_2 , то в течение этого времени $U_H = E/2$, т. е. на нагрузке выделяется прямоугольный импульс напряжения (рис. 4.30, ж) с амплитудой $U_m = E/2$ и длительностью $t_n = 2l/v$.

Таким образом, принципиально длинную линию можно использовать как устройство, формирующее прямоугольные импульсы, длительность которых равна удвоенному времени задержки t_3 линии (в рассматриваемом случае $t_3 = l/v$).

Линия с распределенными параметрами используется для формирования импульсов наносекундной длительности, когда ее требуемая длина невелика. Увеличение длительности формируемого импульса приводит к увеличению длины линии, что ограничивает ее использование. Так, для формирования импульсов длительностью $t_n = 2$ нс возд-

ряд LC -ячеек с сосредоточенными постоянными.

Число ячеек n является эквивалентом длины линии с распределенными параметрами, а сосредоточенные постоянные L и C -ячейки — эквивалентами погонных индуктивности L_1 и емкости C_1 .

Конструктивно цепочечные линии представляют собой ферритовый стержень, на который намотаны катушки индуктивности; конденсаторы присоединены одним концом между катушками, другим — к общему проводу.

Для замены в расчетах линии с распределенными параметрами цепочечной линией необходимо, чтобы полная индуктивность $L_{\text{общ}}$ и полная емкость $C_{\text{общ}}$ обеих линий были соответственно равны. Для длинной линии с распределенными параметрами $L_{\text{общ}} = L_1 l$ и $C_{\text{общ}} = C_1 l$, для цепочечной $L_{\text{общ}} = L n$ и $C_{\text{общ}} = C n$, т. е. условие расчетной эквивалентности линий имеет вид

$$Ln = L_1 l; Cn = C_1 l. \quad (4.6)$$

Так как величины L и C у цепочечной линии могут быть достаточно велики, то габариты ее получаются меньшими, чем у линии с распределенными параметрами, но при больших искажениях сигнала. Чем больше число ячеек, тем точнее цепочечная линия воспроизводит линии с распределенными параметрами.

О свойствах цепочечной и длинной линий судят по волновому сопротивлению ρ и величине временной задержки t_3 .

Заменяя с помощью выражения (4.6) параметры длинной линии L_1 и C_1 соответствующими параметрами L и C , получаем для цепочечной линии:

$$\rho = \sqrt{L_1/C_1} = \sqrt{L/C}, \quad (4.7)$$

$$t_3 = \frac{l}{v} = l \sqrt{L_1 C_1} = l \sqrt{\frac{Ln}{l} \frac{Cn}{l}} = n \sqrt{LC}. \quad (4.8)$$

Цепочечные линии используются для задержки и формирования импульсов.

Для получения импульсов с малыми искажениями формы линия должна иметь достаточно широкую полосу пропускания. Между тем каждая ячейка цепочечной линии представляет собой фильтр нижних частот, пропускающий без заметного ослабления те составляющие, частоты которых меньше частоты среза $f_{\text{ср}}$ фильтра. Искажение импульса объясняется тем, что с повышением частоты сопротивление индуктивности ячеек, включенных последовательно с нагрузкой линии, увеличивается, а сопротивление емкостей ячеек, включенных параллельно нагрузке, уменьшается, т. е. с увеличением частоты напряжение на нагрузке




Рис. 4.31

линии уменьшается. Поэтому цепочечная линия формирует практически без искажений лишь такие импульсы, ширина спектра f_s , в которых меньше частоты среза.

Из теории фильтров известно, что частота среза $f_{cr} = 1/(\pi\sqrt{LC})$.

В гл. 1 показано, что высшую гармонику спектра прямоугольного импульса с длительностью t_i можно принять равной $f_s = 2/t_i$. Следовательно, условие формирования практически безискаженного импульса запишем в виде $f_{cr} = 1/(\pi\sqrt{LC}) \geq 2/t_i$.

Форма импульса на выходе тем больше приближается к прямоугольной, чем больше гармоник, входящих в состав его спектра, пройдет через линию без существенных искажений. Последнее зависит от частоты f_{cr} , обратно пропорциональной квадратному корню из L и C , которые для обеспечения широкой полосы пропускания должны иметь малые значения.

Наряду с этим для получения незначительных габаритов линии число ячеек n должно быть небольшим, т. е. необходимая задержка должна обеспечиваться за счет увеличения L и C каждой ячейки [см. выражение (4.8)]. Уменьшение числа ячеек с одновременным увеличением L и C приводит к искажениям формы импульса, которые в основном сводятся к уменьшению крутизны его фронтов, так как высокочастотные составляющие спектра плохо пропускаются линией.

Во избежание отражения от конца линия должна быть согласована с нагрузкой, т. е. должно выполняться условие $\rho = R_n$.

Цепочечные линии используют для задержки импульсов на единицы и десятки микросекунд. Увеличение числа ячеек для большей задержки нецелесообразно, так как приводит к увеличению габаритов линии, потерь и искажений импульса.

Отечественная промышленность выпускает миниатюрные линии задержки в микромодульном исполнении.

На рис. 4.32 изображена схема формирователя, содержащего линию (показана условным обозначением — прямоугольником с символом задержки D) и транзисторный ключ. В исходном состоянии транзистор заперт и линия заряжена до напряжения $-E_K$.

Под действием отрицательного входного импульса транзистор насыщается и связь источника E_K с линией обрывается: напряжение практически выделяется на резисторе R_K . После этого в течение времени $2t_3$ линия разряжается по цепи: зажим 2 — резистор нагрузки R_n — «земля» — транзистор — зажим 1. При этом на резисторе




Рис. 4.32

R_n ($R_n = \rho$) выделяется положительный импульс с амплитудой $E/2$ и длительностью $t_n = 2t_3$. С окончанием входного импульса транзистор запирается и линия заряжается по цепи: $+E_K$ («земля») — диод VD — линия (зажимы 2—1) — резистор R_K — $(-E_K)$. Так восстанавливается исходное состояние, начиная с которого рассматривалась работа формирователя. Заметим, что при зарядке линии открытый диод VD шунтирует резистор R_n , так что в это время напряжение на выходе практически равно нулю.

§ 4.10. ФОРМИРОВАТЕЛИ ИМПУЛЬСОВ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ

Возможность построения формирователя на логическом элементе обусловлена тем, что он может иметь несколько входов, по каждому из которых может управляться.

Принцип действия такого формирователя на двухходовом элементе сводится к следующему. Если на один вход элемента подать переключающий перепад в момент t_1 , а на другой — в момент t_2 , то на выходе элемента сформируется прямоугольный импульс длительностью $t_n = t_2 - t_1$.

Рассмотрим формирователь на элементе И—НЕ, на выходе которого может формироваться импульс отрицательной полярности. В интервале времени $t_1 - t_2$ (рис. 4.33, а) на входах двухходового элемента должны быть логические 1, что показано цифрами на соответствующем участке выходного импульса. До момента t_1 на одном из входов должен быть логический 0; наличие двух логических 0 следует исключить, так как переход на выходе от логической 1 к логическому 0 должен происходить при изменении логической переменной только на одном входе элемента. Переключение в момент t_2 происходит за счет смены логической 1 на логический 0 на другом входе элемента.

На рис. 4.33, б изображен положительный импульс, который может формироваться на выходе элемента ИЛИ—НЕ; на его участках цифрами показаны комбинации логических уровней на входах элемента, обеспечивающие формирование этих участков.




Рис. 4.33




Рис. 4.34

этому $u_{\text{вых}} = U^0$. Через время $t = t_3$ в момент t_2 на входе 2 появляется логический 0 — на входах оказываются разноименные логические переменные, благодаря чему напряжение на выходе формирователя становится равным U^1 . Заметим, что входы элемента Э1 во избежание увеличения емкости не объединены.

В формирователе на элементе ИЛИ—НЕ должны быть выделены сочетания логических переменных, приведенные на рис. 4.34, б.

Легко видеть, что им соответствует схема, изложенная на рис. 4.35. Здесь в исходном состоянии на входе устанавливают логическую 1.

Используемая в данном формирователе линия задержки отличается высокой стабильностью параметров при изменении температуры, но относительно большими габа-

ритами при необходимости иметь значительные временные задержки.

Формирователь с линией задержки. Рассмотрим формирователь на элементе И—НЕ (рис. 4.34, а). Так как на входах элемента Э1 до и после формирования импульса должны быть разные логические переменные (см. рис. 4.33, а), то в цепь одного из его входов включен инвертор Э2. Линия задержки может включаться в цепь любого входа логического элемента Э2.

На рис. 4.34, б приведены временные диаграммы рассматриваемой схемы. При $t < t_1$ напряжения на входе формирователя и на входе 1 элемента Э2 $u_{\text{вх}1} = u_{\text{вх}} = U^0$, на входе 2 — инвертированное напряжение $u_{\text{вх}2} = u_2 = U^1$, поэтому на выходе формирователя $u_{\text{вых}} = U^1$. В момент $t = t_1$ на входе 1 появляется положительный перепад ($u_{\text{вх}1} = u_{\text{вх}} = U^1$); на входе 2 за счет линии задержки сохраняется прежнее напряжение $u_{\text{вх}2} = U^1$, поэтому $u_{\text{вых}} = U^0$. Через время $t = t_3$ в момент t_2 на входе 2 появляется логический 0 — на входах оказываются разноименные логические переменные, благодаря чему напряжение на выходе формирователя становится равным U^1 . Заметим, что входы элемента Э1 во избежание увеличения емкости не объединены.

В формирователе на элементе ИЛИ—НЕ должны быть выделены сочетания логических переменных, приведенные на рис.

4.34, б. Легко видеть, что им соответствует схема, изложенная на рис. 4.35. Здесь в исходном состоянии на входе устанавливают логическую 1.

Используемая в данном формирователе линия задержки отличается высокой стабильностью параметров при изменении температуры, но относительно большими габа-




Рис. 4.35

ритами при необходимости иметь значительные временные задержки.

Формирователь с интегрирующей RC-цепью. Для уменьшения габаритов устройства при формировании импульсов большой длительности в качестве элемента временной задержки используется *RC*-цепь.

На рис. 4.36, а приведен вариант формирователя с такой цепью, который отличается от формирователя, показанного на рис. 4.38, а, только элементом временной задержки. В данном случае необходимый спад потенциала на входе 2 элемента Э2 задерживается относительно его появления на выходе Э1 за счет того, что разрядка конденсатора С происходит постепенно.

В исходном режиме $u_{\text{вх}} = U^0$, $u_{\text{вых}} = U^1$ и $u_2 = U^1$.

При этом конденсатор С заряжен до напряжения, несколько меньшего U^1 :

$$u_C = U^1 - I_{\text{вх}2}^1 R,$$

где $I_{\text{вх}2}^1$ — входной ток элемента Э2 при $u_{\text{вх}2} \approx U^1$.

При дальнейшем изложении будем считать, что в исходном режиме $u_C = U^1$.

С поступлением на вход положительного перепада ($u_{\text{вх}} = U^1$) на обоих входах Э2 — логические 1, поэтому $u_{\text{вых}} = U^0$. Так как теперь $u_2 = U^0$, то конденсатор начинает разряжаться. Когда напряжение u_C на нем снижается до порогового ($U_{\text{пор}}$), элемент Э2 переключается к уровню $u_{\text{вых}} = U^1$.

В рассматриваемом формирователе временные диаграммы напряжений аналогичны временным диаграммам рис. 4.34, б. Разными являются лишь напряжения $u_{\text{вх}2}$. Для схемы рис. 4.36, а напряжения $u_{\text{вх}}$ и $u_{\text{вых}}$ представлены на рис. 4.36, б. В момент t_1 $u_{\text{вх}} = U^1$, $u_2 = U^0$ и конденсатор разряжается, а напряжение на нем уменьшается от U^1 , стремясь к уровню U^0 :

$$u_C = u_{\text{вх}2} = (U^1 - U^0) e^{-t/\tau} + U^0,$$

где $\tau = RC$ — постоянная времени цепи.




Рис. 4.36

Через время $t = t_a$ напряжение u_c достигает значения $U_{\text{пор}}$:

$$U_{\text{пор}} = (U^1 - U^0) e^{-t_a/\tau} + U^0.$$

Отсюда длительность t_a сформированного импульса (с учетом перехода от натуральных логарифмов к десятичным)

$$t_a \approx 2,3\tau \lg \frac{U^1 - U^0}{U_{\text{пор}} - U^0}. \quad (4.9)$$

Для приближенной оценки t_a можно считать $U^1 \gg U^0$ и $U_{\text{пор}} \gg U^0$. При этом $t_a \approx 2,3\tau \lg U^1/U_{\text{пор}}$.

Сопротивление резистора R ограничено снизу нагрузочной способностью элемента Э1 — ток разрядки конденсатора не должен превосходить максимального выходного тока:

$$I_p = (u_c - u_2)/R = (U^1 - U^0)/R < I_{\text{вых max}}.$$

Наряду с этим сопротивление резистора R ограничено сверху. С увеличением R возрастает напряжение $I_{\text{вых}} R$. Если оно будет равно пороговому напряжению $U_{\text{пор}}$, то элемент Э2 переключится с уровня U^1 к уровню U^0 . Поэтому

$$(U^1 - U^0)/I_{\text{вых max}} < R < U_{\text{пор}}/I_{\text{вых пор}}. \quad (4.10)$$

Пример 4.5. Рассчитать элементы R , C временной задержки в схеме рис. 4.36, а, обеспечивающие формирование прямоугольного импульса с длительностью $t_a = 5$ мкс. Для ТТЛ-элементов Э1 и Э2 принять $U^1 = 3,6$ В, $U^0 = 0,2$ В, $U_{\text{пор}} = 1,5$ В, $I_{\text{вых пор}} = 0,6$ мА, $I_{\text{вых max}} = 16$ мА.

Из выражения (4.9) находим

$$\begin{aligned} \tau = RC &\approx \frac{t_a}{U^1 - U^0} = \frac{5 \cdot 10^{-6}}{2,3 \cdot 0,41} = 5,3 \text{ мкс.} \\ 2,3 \lg \frac{U^1 - U^0}{U_{\text{пор}} - U^0} & \end{aligned}$$

В соответствии с выражением (4.10) $(3,6 - 0,2)/(16 \cdot 10^{-3}) < R < 1,5/(0,6 \cdot 10^{-3})$; $0,21 \text{ кОм} < R < 2,5 \text{ кОм}$.

При выборе R , близком к минимальному значению, сокращается длительность фронта выходного импульса, поэтому примем $R = 390$ Ом. Тогда емкость конденсатора $C = \tau/R = (5,3 \cdot 10^{-6})/390 = 0,0136 \text{ мкФ}$. Выбираем по ГОСТу $C = 0,012 \text{ мкФ}$.

Формирователь с элементом временной задержки на цифровых микросхемах. При формировании импульсов малой длительности (десятка—сотни наносекунд) можно использовать временную задержку, которую создают логические элементы.

Схема подобного формирователя (рис. 4.37) аналогична схеме рис. 4.34, а. Чтобы не осуществлять инвертирования сигнала, число элементов, создающих задержку, должно быть четным.

Элементы Э1 и Э2 выбирают с малой задержкой, что обеспечивает высокую крутизну фронтов выходного импульса. Собственные задержки микросхем имеют большой разброс и неста-




Рис. 4.37

бильны. Поэтому формирователи по схеме рис. 4.37 применяют, когда стабильность длительности выходного импульса особой роли не играет.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. При каком условии RC -цепь будет дифференцирующей для прямоугольного импульса?

2. Начертите временные диаграммы напряжений на входе и выходе дифференцирующей цепи при входных напряжениях: а) синусоидальном, б) треугольном.

3. Цепь составлена из резистора с сопротивлением $R = 1$ кОм и конденсатора емкостью $C = 100$ пФ. Определите активную длительность остроконечного импульса на ее выходе, полученного дифференцированием прямоугольного импульса.

4. Как следует выбрать постоянную времени цепи τ для дифференцирования импульса длительностью $t_a = 5$ мкс, если длительность его фронта $t_f = 0,1$ мкс?

5. Осуществите графическое дифференцирование напряжения (рис. 4.38), если параметры элементов цепи, осуществляющей его, $C = 1000$ пФ, $R = 10$ кОм.

6. При каком условии RC -цепь будет интегрирующей для прямоугольного импульса?

7. Начертите временные диаграммы напряжений на входе и выходе интегрирующей цепи при входных напряжениях: а) синусоидальном, б) линейно нарастающем.

8. Для прямоугольного импульса длительностью $t_a = 1$ мкс является ли интегрирующей цепь, составленная из: а) $R = 10$ кОм, $C = 10\ 000$ пФ; б) $R = 1$ МОм, $C = 1$ мкФ?

9. Из заданных резисторов и конденсаторов составьте цепь для интегрирования прямоугольных импульсов длительностью $t_a = 0,1$ мкс:

$$C_1 = 100 \text{ пФ}, C_2 = 1000 \text{ пФ}, C_3 = 10\ 000 \text{ пФ}, C_4 = 0,1 \text{ мкФ}, C_5 = 1 \text{ мкФ},$$

$$R_1 = 100 \text{ Ом}, R_2 = 1 \text{ кОм}, R_3 = 10 \text{ кОм}, R_4 = 100 \text{ кОм}, R_5 = 1 \text{ МОм}.$$

10. В чем преимущество интегрирования и дифференцирования на микросхемах операционных усилителей? Чем оно обеспечивается?

11. Определите предельные время интегрирования t и наибольшее напряжение $U_{\text{вых}}$ на выходе интегрирующей цепи с постоянной времени $\tau = 100$ мкс, если на ее вход воздействует постоянное напряжение $U_{\text{вх}} = 0,25$ В, а допустимая погрешность интегрирования $\delta \leq 2\%$.

12. Определите t и $U_{\text{вых}}$ по условиям предыдущей задачи, если входное напряжение подается на интегратор (см. рис. 4.12, а), выполненный на микросхеме с коэффициентом усиления $K = 10^3$.




Рис. 4.38

13. Почему схема любого ограничителя амплитуды должна содержать нелинейный элемент?

14. Определите длительность фронта сформированного диодным ограничителем импульса, обусловленную тем, что на его вход поступает синусоидальное напряжение с амплитудой $U_m = 10$ В и частотой $f = 5$ кГц, а порог ограничения $U_{огр} = 0,5$ В.

15. Изменив полярность источника E в схемах рис. 4.18, а, б, начертите временные диаграммы выходного напряжения; предполагая, что на вход воздействует синусоидальное напряжение. Назовите вид ограничения для обоих случаев.

16. Выполните задание п. 15 для схем рис. 4.20, а, б.

17. Подайте на вход схемы рис. 4.20, а импульс пилообразной формы и начертите временные диаграммы входного и выходного напряжений.

18. Начертите амплитудную характеристику ограничителя, на выход которого должны проходить отрицательные импульсы из последовательности разнополярных входных импульсов.

19. Как в схеме рис. 4.22 скажется на ограничении: а) увеличение $R1$; б) уменьшение $R1$?

20. Начертите временные диаграммы входного синусоидального и выходного напряжений в схеме рис. 4.23, а при наличии в ней только одного стабилитрона: а) $VD1$, б) $VD2$.

21. Определите индуктивность контура в схеме рис. 4.27, если длительность входного импульса $t_{вх} = 5$ мкс, необходимое количество периодов колебаний $n = 10$, емкость контура $C = 51$ нФ.

22. Как скажется на работе генератора ударного возбуждения (см. рис. 4.27 и 4.28) обрыв конденсатора $C1$?

23. Как изменить длительность импульсов, генерируемых схемой рис. 4.32?

24. Объясните возможность построения формирователей на цифровых интегральных схемах.

25. Объясните, чем определяется длительность сформированного импульса в схемах на рис. 4.34 и 4.35.

ГЛАВА 5 ГЕНЕРАТОРЫ ПРЯМОУГОЛЬНЫХ ИМПУЛЬСОВ

§ 5.1. ОБЩИЕ СВЕДЕНИЯ

В импульсной технике широко применяются генераторы прямоугольных импульсов, которые относятся к классу релаксационных генераторов. Колебания, в которых медленные изменения чередуются со скачкообразными, называют релаксационными. Такими колебаниями являются, в частности, прямоугольные и пилообразные импульсы.

Подобно генераторам синусоидальных (гармонических) напряжений, релаксационные преобразуют энергию источника постоянного тока в энергию электрических колебаний. Однако если в генераторе гармонических колебаний LC -типа происходит непрерывный обмен энергией между конденсатором и катушкой контура и за период расходуется обычно небольшая часть энергии, полученной от источника, то в релаксационном генераторе в течение одной части периода энергия запасается в реактивном элементе только одного типа, обычно в конденсаторе, а в другую часть периода выделяется в виде теплоты в резисторах схемы.

Усилительный элемент работает в данном случае в ключевом режиме, переключая конденсатор с зарядки на разрядку и обратно.

Релаксационные генераторы могут работать в автоколебательном и ждущем режимах, а также в режиме синхронизации и деления частоты.

Генератор в автоколебательном режиме генерирует колебания непрерывно. В ждущем режиме генератор «ждет» поступления запускающего сигнала, с приходом которого выдает один импульс. В режимах синхронизации и деления частоты длительность периода колебаний «навязана» данному генератору напряжением другого генератора.

К релаксационным генераторам, вырабатывающим электрические колебания, близкие по форме к прямоугольным, относятся мультивибраторы и блокинг-генераторы.

Мультивибраторы выпускают в виде монолитных интегральных микросхем, выполняют на операционных усилителях, цифровых интегральных схемах, а также на дискретных компонентах; в последнем случае их активными элементами обычно являются транзисторы.

Из-за наличия импульсного трансформатора блокинг-генератор не может быть выполнен в виде интегральной микросхемы. Усилильным элементом в блокинг-генераторе является транзистор или электронная лампа.

Блокинг-генераторы описываются в § 5.6. В § 5.2—5.5 данной главы рассматриваются мультивибраторы.

§ 5.2. ТРАНЗИСТОРНЫЕ МУЛЬТИВИБРАТОРЫ

Прямоугольные импульсы имеют широкий спектр частот. Этим определяется название мультивибратора, означающее генератор множества колебаний.

Наглядное представление о процессах в мультивибраторе можно получить из рассмотрения его схем на дискретных компонентах. Это тем более важно, что структуры микросхем мультивибраторов во многом повторяют схемы на дискретных компонентах.

Основная схема автоколебательного мультивибратора. Действие мультивибратора основано на следующих положениях. Прямоугольные импульсы формируются на коллекторе транзистора: плоская вершина — когда транзистор заперт и его коллектор имеет относительно высокий (по абсолютному значению) потенциал; пауза между импульсами — когда транзистор насыщен и потенциал его коллектора мал. Длительности указанных состояний транзистора определяются напряжениями на конденсаторах схемы, которые имеют возможность периодически заряжаться и разряжаться. Крутые фронты импульса обеспечиваются лавинообразным переходом транзистора из одного состояния в другое за счет положительной обратной связи и усиительных свойств транзисторов в схеме; их совместное действие приводит к тому, что каждое последующее приращение потенциала на электроде транзистора совпадает по знаку с предыдущим приращением и превышает его по значению.

Мультивибратор, собранный по основной схеме (рис. 5.1), представляет собой двухкаскадный резистивный усилитель, построенный на транзисторных ключах-инверторах.

Положительная обратная связь имеется в схеме за счет того, что выход одного ключа соединен с входом другого. Действительно, если относительно эмиттера потенциал базы транзистора $VT1$ станет, к примеру, более отрицательным, то потенциал коллектора $VT1$ (и базы $VT2$) окажется более положительным, а потенциал коллектора $VT2$ (и




Рис. 5.1

базы $VT1$) — более отрицательным. Так, к первоначальному приращению потенциала добавляется приращение того же знака, поступающее в исходную точку по петле обратной связи. Затем, что цепь положительной обратной связи замыкается и нормально функционирует, когда оба транзистора открыты и работают в усиительном режиме.

Физические процессы в мультивибраторе. Рассмотрение работы мультивибратора начнем с момента, когда транзистор $VT2$ насыщен, конденсатор $C2$ (полярность его напряжения u_{C2} показана на рис. 5.1) разряжается и напряжение на нем приближается к нулю.

Транзистор $VT1$ напряжением u_{C2} заперт, так как левая по схеме обкладка $C2$ непосредственно соединена с базой $VT1$, а правая оказывается подсоединененной к эмиттеру $VT1$ через насыщенный транзистор $VT2$.

Реальность такого состояния будет показана далее. Ему соответствуют временные диаграммы (рис. 5.2 до момента времени t_1), в соответствии с которыми $u_{B2} \approx 0$, $u_{K2} \approx 0$. Каждый период следования формируемых импульсов можно разбить на ряд стадий.

Формирование фронта импульса. Когда напряжение u_{C2} на разряжающемся конденсаторе $C2$ станет примерно равным нулю, транзистор $VT1$ отпирается.

При одновременно открытых транзисторах замыкается цепь положительной обратной связи — в схеме создаются условия для лавинообразного процесса. Отпирание транзистора $VT1$ приводит к уменьшению отрицательного потенциала его коллектора. Так как напряжение на конденсаторе $C1$ не может изменяться мгновенно, то этот положительный скачок напряжения целиком прикладывается между базой и эмиттером $VT2$, что вызывает уменьшение тока в его цепи. Вследствие этого потенциал коллектора $VT1$ становится более отрицательным — отрицательный скачок напряжения через конденсатор $C2$ передается на базу транзистора $VT1$, что приводит к еще большему отпиранию его и т. д.

Так как каждый последующий скачок напряжения на базе больше предыдущего (за счет усиительных свойств транзисторов), то описанный процесс нарастает лавинообразно и спустя небольшое время, исчисляемое десятками микросекунд, транзистор $VT2$ оказывается запERTЫМ. С этого момента цепь положитель-




Рис. 5.2

ной обратной связи обрывается и лавинообразный процесс прекращается. Параметры схемы выбраны так, что открывшийся транзистор VT_1 оказывается в режиме насыщения. Запиранию транзистора VT_2 соответствует участок ab кривой u_{k2} (рис. 5.2).

Во время лавинообразного процесса напряжение на конденсаторе C_2 не успевает измениться. Только после запирания транзистора VT_2 этот конденсатор начинает заряжаться током i_3 по цепи: $+E_k$ — «земля» — эмиттер — база насыщенного транзистора VT_1 — C_2 — R_{k2} — $(-E_k)$. За счет этого напряжение на коллекторе VT_2 $u_{k2} = -(E_k - i_3 R_{k2})$ постепенно приближается к установленному значению (участок bc кривой u_{k2} на рис. 5.2). Когда конденсатор C_2 зарядится ($i_3 = 0$), напряжение на коллекторе примет значение $u_{k2} \approx -E_k$. На этом формирование фронта импульса закончится.

Формирование плоской вершины импульса. До момента времени t_1 конденсатор C_1 , присоединенный к коллектору запертого прежде транзистора VT_1 , был заряжен до напряжения $u_{c1} \approx E_k$ (аналогично тому, как сейчас заряжен конденсатор C_2 , присоединенный к коллектору запертого транзистора VT_2). После насыщения транзистора VT_1 напряжение на этом конденсаторе оказывается приложенным между базой и эмиттером транзистора VT_2 и удерживает его запертым. Поэтому напряжение u_{k2} остается неизменным — на коллекторе VT_2 формируется плоская вершина импульса.

При насыщении транзистора VT_1 конденсатор C_1 получает возможность разряжаться по цепи: $+E_k$ — «земля» — VT_1 — C_1 — R_{b2} — $(-E_k)$. Когда напряжение на нем окажется близким к нулю, транзистор VT_2 отпирается и в схеме вновь создаются условия для лавинообразных процессов. На этом (в момент t_2 ; рис. 5.2) формирование плоской вершины заканчивается.

Формирование среза импульса. Начавшийся лавинообразный процесс протекает аналогично описанному с той лишь разницей, что теперь напряжение на коллекторе VT_1 по абсолютному значению увеличивается, а напряжение на коллекторе VT_2 уменьшается. В результате транзистор VT_1 запирается, а транзистор VT_2 насыщается — на коллекторе VT_2 формируется срез импульса (участок de кривой u_{k2} на рис. 5.2).

Пауза. Через насыщенный транзистор VT_2 происходит разрядка конденсатора C_2 по цепи: $+E_k$ — «земля» — VT_2 — C_2 — R_{b1} — $(-E_k)$ (аналогично через соответствующие элементы схемы ранее разряжался конденсатор C_1). Пока напряжение u_{c2} не приблизится к нулю, транзистор VT_1 заперт, а транзистор VT_2 насыщен. После отпирания VT_1 начнется формирование очередного импульса на коллекторе VT_2 . Интервал $t_2 - t_3$ (рис. 5.2) — пауза между импульсами.

Указанное состояние схемы (транзистор VT_1 заперт, тран-

зистор VT_2 насыщен, конденсатор C_2 разряжается) совпадает с тем состоянием, с которого было начато рассмотрение работы мультивибратора.

В интервале $t_2 - t_3$ наряду с разрядкой конденсатора C_2 происходит зарядка конденсатора C_1 по цепи: $+E_k$ — «земля» — эмиттер — база VT_2 — C_1 — $(-E_k)$. Аналогично ранее заряжался конденсатор C_2 , когда транзистор VT_1 был насыщен, а транзистор VT_2 заперт.

Из рассмотренной работы мультивибратора следует, что когда насыщен транзистор VT_1 и разряжается конденсатор C_1 , заперт транзистор VT_2 ; когда насыщен транзистор VT_2 и разряжается конденсатор C_2 , заперт транзистор VT_1 .

Таким образом, формирование импульса на коллекторе VT_2 соответствует паузе между импульсами на коллекторе VT_1 и наоборот, а уменьшающийся положительный потенциал на базе VT_2 соответствует приблизительно нулевому потенциалу на базе VT_1 и наоборот. Это показано на рис. 5.2, где кроме рассмотренных временных диаграмм u_{b2} и u_{k2} приведены соответственно смещенные временные диаграммы u_{b1} и u_{k1} .

Заметим, что если бы разрядка конденсатора (например, C_1) не обрывалась из-за лавинообразного запирания транзистора VT_1 , то конденсатор перезарядился бы, т. е. напряжение на нем (и на базе транзистора VT_2) изменило бы полярность и экспоненциально достигло значения $-E_k$ (пунктирные кривые на рис. 5.2).

Особенностью рассмотренных процессов является также отрицательный выброс на базе отпирающегося транзистора. Так, при отпирании транзистора VT_2 (например, в момент t_2 рис. 5.2) он обусловлен передачей через конденсатор C_1 отрицательного перепада с коллектора закрывшегося транзистора VT_1 , а при отпирании транзистора VT_1 — передачей через конденсатор C_2 отрицательного перепада с коллектора закрывшегося транзистора VT_2 .

Основные параметры колебаний. Будем считать, что импульс формируется при запирании транзистора (когда потенциал его коллектора становится более отрицательным), а пауза — при его отпирании. В первом приближении напряжение на насыщенном транзисторе $U_{k1} \approx 0$, а на запертом $U_{k\text{зап}} \approx -E_k$. Следовательно, амплитуда генерируемых импульсов $U_m = U_{k2} - U_{k\text{зап}} \approx E_k$.

Как было показано, конденсатор, присоединенный к коллектору насыщенного сейчас транзистора, например VT_1 , разряжается, имея тенденцию перезарядиться. Поэтому положительное напряжение на нем (u_c) и на базе запертого транзистора VT_2 экспоненциально уменьшается, стремясь к значению $-E_k$ (рис. 5.2):

$$u_{b2} \approx u_{c1} = -E_k + 2E_k e^{-t/\tau_2}, \quad (5.1)$$

где $\tau_2 \approx C_1 R_{b2}$ — постоянная времени разрядки конденсатора C_1 .

При $t=0$ $u_{B2}=E_K$. С этого момента начинается формирование отрицательного импульса на коллекторе транзистора $VT2$. Пока в процессе разрядки $C1$ потенциал базы остается положительным, этот транзистор заперт и напряжение на его коллекторе $u_{K2} \approx -E_K = \text{const}$. В момент времени $t=t_2$ (рис. 5.2) потенциал базы $VT2$ опускается до нуля и схема опрокидывается: $VT2$ отпирается, а $VT1$ запирается. При этом потенциал коллектора $VT2$ стремительно возрастает почти до нуля — формирование отрицательного импульса на коллекторе этого транзистора заканчивается.

Таким образом, длительность t_{n2} генерируемого импульса определяется продолжительностью разрядки конденсатора (в данном случае $C1$), обеспечивающего запертое состояние транзистора $VT2$. Ее значение можно определить, имея в виду, что спустя время $t=t_{n2}$ (с начала разрядки конденсатора $C1$) потенциал базы транзистора $VT2$ (u_{B2}) станет равен нулю. С учетом этого выражение (5.1) принимает вид

$$-\frac{t_{n2}}{E_K + 2E_K e^{C_1 R_{B2}}} \approx 0.$$

Отсюда после несложных преобразований получаем

$$t_{n2} \approx R_{B2} C_1 \ln 2 \approx 0,7 R_{B2} C_1 = 0,7 \tau_2.$$

Проведя аналогичные рассуждения по отношению к закрывающемуся транзистору $VT1$, находим

$$t_{n1} \approx R_{B1} C_2 \ln 2 \approx 0,7 R_{B1} C_2 \approx 0,7 \tau_1,$$

где $\tau_1 = C_2 R_{B1}$ — постоянная времени разрядки конденсатора $C2$.

Конденсаторы $C1$ и $C2$, определяющие длительности импульсов, называют времязадающими (хронирующими)*.

Очевидно, что период колебаний

$$T = t_{n1} + t_{n2} \approx 0,7 (R_{B1} C_2 + R_{B2} C_1) = 0,7 (\tau_1 + \tau_2). \quad (5.2)$$

Для симметричного мультивибратора

$$R_{B1} = R_{B2} = R_B; C_1 = C_2 = C; \tau_1 = \tau_2 = \tau,$$

поэтому $t_{n1} = t_{n2} = 0,7\tau$.

Отсюда период колебаний, коэффициент заполнения и скважность соответственно равны

$$T = 2t_n = 1,4CR_B; \gamma = t_n/T = 0,5; q = 1/\gamma = 2.$$

У несимметричного мультивибратора длительности импульса и паузы не одинаковы за счет различной продолжительности запертых состояний транзисторов $VT1$ и $VT2$.

*Хронос (греч.) — время.

Если с транзистора $VT2$ надо получить импульс короче паузы, то $VT2$ должен быть заперт меньше времени, чем $VT1$, т. е. конденсатор $C1$ должен разряжаться быстрее, чем конденсатор $C2$ ($C_1 R_{B2} < C_2 R_{B1}$).

Если требуется уменьшить, к примеру, t_{n2} , оставляя период T неизменным, то в соответствии с выражением (5.2) сумму $\tau_1 + \tau_2$ следует сохранить постоянной, а уменьшение τ_2 должно быть скомпенсировано соответствующим увеличением τ_1 .

Длительность переднего фронта импульса определяется временем зарядки хронирующего конденсатора через коллекторный резистор того же плеча:

$$t_{\phi} \approx 3CR_K.$$

Это время называют временем восстановления схемы. Чтобы форма импульса была близка к прямоугольной, время зарядки этого конденсатора должно составлять небольшую часть длительности импульса t_n . Отметим, что при коротком импульсе конденсатор не будет успевать заряжаться за время t_n : электрическое состояние схемы не сможет восстановиться и нормальная работа нарушится. Этим ограничивается возможность получения импульсов с большой скважностью.

Выбор элементов схемы. Выбор транзистора производится из нескольких соображений.

1. При запирании транзистора на его базу передается положительный перепад напряжения $U_m \approx E_K$. Потенциал коллектора при этом стремится к $-E_K$. Поэтому максимально допустимое напряжение между коллектором и базой транзистора должно быть

$$U_{K\text{доп}} \geq 2E_K. \quad (5.3)$$

2. Максимальная частота колебаний мультивибратора $f_{\text{макс}}$ зависит от частоты транзистора f_B . У выбранного транзистора должно быть

$$f_B \geq 0,7f_{\text{макс}}. \quad (5.4)$$

3. Чтобы обеспечить заданную длительность положительного перепада — длительность среза t_c частота транзистора f_a должна соответствовать условию

$$f_a \geq 1/t_c. \quad (5.5)$$

4. Напряжение источника питания берут равным

$$E_K = (1,1 \div 1,2) U_m, \quad (5.6)$$

с тем чтобы изменение потенциала коллектора было не меньше заданной амплитуды импульса U_m .

5. Сопротивление резистора R_K выбирают с таким расчетом, чтобы ток открытого транзистора не превышал максимально допустимого:

$$I_{K\text{доп}} \approx E_K / R_K \leq I_{K\text{доп}},$$

откуда

$$R_K \geq E_K / I_{K\text{доп}}. \quad (5.7)$$

С другой стороны, падение напряжения на резисторе R_K от обратного тока коллектора не должно превышать $(0,05 \div 0,1) E_K$, т. е.

$$I_{K0\max} R_K \leq (0,05 \div 0,1) E_K,$$

откуда

$$R_K \leq (0,05 \div 0,1) E_K / I_{K0\max}, \quad (5.8)$$

где $I_{K0\max}$ — обратный ток при максимальной рабочей температуре. При выполнении этого условия потенциал коллектора запертого транзистора (i_1 , следовательно, амплитуда выходного импульса) мало отличается от E_K .

6. Сопротивление резистора R_B следует выбирать с таким расчетом, чтобы обеспечить неглубокое насыщение транзистора ($S \approx 2$):

$$\frac{E_K}{R_K} \beta = \frac{E_K}{R_B} S,$$

откуда

$$R_B = \beta R_K / S. \quad (5.9)$$

7. Емкость конденсаторов C выбирают в соответствии с заданной длительностью импульсов:

$$C_1 = t_{n2}/(0,7 R_{B2}), \quad C_2 = t_{n1}/(0,7 R_{B1}). \quad (5.10)$$

Мультивибратор с корректирующими диодами. Основная схема мультивибратора (см. рис. 5.1) генерирует импульсы, форма которых отличается от прямоугольной: передний фронт отрицательного импульса получается пологим. Напомним, что причина этого искажения является зарядка конденсатора C через резистор R_K , из-за чего потенциал коллектора постепенно приближается к значению $u_K \approx -E_K$.

Заметное улучшение формы импульсов обеспечивает схема мультивибратора с корректирующими диодами (рис. 5.3, a). Ток заряда конденсатора $C1$ ($C2$) замыкается здесь не через коллекторный резистор R_{K1} (R_{K2}), а через резистор $R1$ ($R2$), что обеспечивается диодом $VD1$ ($VD2$).

Вначале покажем, что диоды (обладающие односторонней проводимостью) не препятствуют развитию лавинообразных процессов.




Рис. 5.3

При передаче скачков с коллектора одного транзистора на базу другого диоды $VD1$ и $VD2$ открыты, так как их катоды имеют более отрицательный потенциал, чем аноды. Действительно, пусть к моменту опрокидывания аноду диода $VD1$ через насыщенный транзистор $VT1$ сообщается нулевой потенциал «земли», а катоду (через резистор $R1$) — потенциал $-E_K$. В ходе опрокидывания потенциал коллектора u_K не опускается до уровня $-E_K$, поэтому $VD1$ открыт и через него беспрепятственно передаются скачки с коллектора $VT1$ на базу $VT2$. Диод $VD2$ к моменту опрокидывания приоткрыт, так как коллектор открывающегося транзистора $VT2$ имеет потенциал u_K несколько выше $-E_K$. В процессе опрокидывания u_K становится менее отрицательным, так что $VD2$ не препятствует передаче скачков с коллектора $VT2$ на базу $VT1$. После скачкообразного опрокидывания ($VT1$ заперся, $VT2$ открылся) диод $VD1$ оказывается запERTЫМ, так как к его аноду прикладывается напряжение, близкое к $-E_K$, а к катоду — более положительное напряжение $U_{кат} \approx -(E_K - i_3 R_1)$, где i_3 — ток зарядки конденсатора $C1$ через резистор $R1$.

С уменьшением зарядного тока i_3 напряжение $i_3 R_1$ уменьшается и катод диода $VD1$ приобретает все более отрицательный потенциал. Однако лишь после того, как конденсатор $C1$ почти полностью зарядится ($i_3 \approx 0$), диод $VD1$ приоткроется.

Запертый диод $VD1$ не пропускает ток зарядки конденсатора $C1$ к резистору R_{K1} . Благодаря этому напряжение на коллекторе запертого транзистора после опрокидывания схемы устанавливается близким к $-E_K$ намного быстрее (рис. 5.3, б), чем в основной схеме. Аналогично влияние диода $VD2$ на форму импульсов, формируемых на коллекторе транзистора $VT2$. Кроме того, что дозарядка хронирующих конденсаторов осуществляется через другие резисторы, работа схем (см. рис. 5.1 и 5.3, а) ничем не отличается.

Чтобы общее сопротивление в цепи коллектора каждого транзистора в схеме рис. 5.3, а было таким же, как в схеме рис. 5.1, обычно выбирают

$$R_{K1} = R_{K2} = R_1 = R_2 = 2R_{K1}^* = 2R_{K2}^*,$$

где R_{K1}^* и R_{K2}^* — сопротивления коллекторных резисторов в основной схеме (см. рис. 5.1).

При этом через открытый транзистор в схеме рис. 5.3, а проходит такой же ток, как и в схеме рис. 5.1.

Наряду с преимуществами рассмотренный мультивибратор имеет недостатки. Один из них состоит в том, что данная схема не может обеспечить такую скважность импульсной последовательности, как схема рис. 5.1. Это объясняется тем, что для получения большой скважности емкости хронирующих конденсаторов должны существенно отличаться. При этом конденсатор

большой емкости не успевает заряжаться через значительное сопротивление R_2 (R_1) за то время, в течение которого конденсатор меньшей емкости разряжается через R_{B2} (R_{B1}).

Другой недостаток заключается в меньшей нагрузочной способности: нагрузка, подключаемая к данной схеме, должна иметь большее сопротивление, чем у схемы, рис. 5.1. Это объясняется большим выходным сопротивлением данного мультивибратора; во время формирования импульса коллекторный резистор R_K отключен соответствующим диодом от резистора $R_{K1,2}$, так что

$$R_{\text{вых}} \approx R_K = 2R_K^*,$$

где R_K^* — сопротивление коллекторного резистора в схеме рис. 5.1.

Ждущий мультивибратор. Для автоколебательного режима работы мультивибратора характерно отсутствие устойчивого состояния, вследствие чего схема непрерывно генерирует импульсы.

В ряде случаев необходимо получать одиночные импульсы в определенные моменты времени. Для решения такой задачи мультивибратору надо обеспечить одно устойчивое состояние. Обычно его получают запиранием усилительного элемента в одном из плеч мультивибратора, вследствие чего схема не может выйти из такого состояния самостоятельно. В этом случае для возникновения генерации необходим внешний запускающий импульс. Поскольку схема «ждет» такой импульс, рассматриваемый мультивибратор называют ждущим. Его называют также одновибратором (при каждом запуске вырабатывается только один импульс) и заторможенным мультивибратором.

Роль запускающего импульса сводится к тому, чтобы приоткрыть запертый усилительный элемент, т. е. создать условия для возникновения лавинообразного процесса. Поэтому запускающий импульс должен иметь определенную полярность, а также соответствующую амплитуду и длительность.

После опрокидывания во время формирования импульса схема находится в неустойчивом состоянии, из которого самостоятельно и тоже лавинообразно возвращается в устойчивое (исходное) состояние, а затем выводится из него следующим запускающим импульсом.

Ждущие мультивибраторы могут использоваться как элементы задержки. Действительно, если импульсы, сформированные ждущим мультивибратором, проинтегрировать, а затем срезать импульсы, полярность которых соответствует полярности за-

пускающих импульсов, то полученная последовательность окажется задержанной по отношению к последовательности запускающих. Время задержки t_s соответствует пребыванию мультивибратора в неустойчивом состоянии. На рис. 5.4 изображены временные диаграммы напряжений: запускающего, на коллекторах транзисторов и выходного напряжения после ограничителя.

Существует несколько разновидностей схем ждущих мультивибраторов. Наиболее часто используется ждущий мультивибратор с коллекторно-базовыми связями. Схему такого мультивибратора (рис. 5.5, а) легко получить из схемы автоколебательного мультивибратора (см. рис. 5.1), если в нее ввести источник смещения $+E_B$.

Исходное состояние схемы однозначно: транзистор $VT1$ заперт источником смещения $+E_B$, а $VT2$ насыщен. При этом конденсатор $C1$ имеет возможность заряжаться по цепи: $+E_K$ — «земля» — эмиттерный переход транзистора $T2$ — $C1$ — R_{K1} — $(-E_K)$.

Для генерации импульса необходимо вывести схему из устойчивого состояния. С этой целью на базу транзистора $VT1$ через разделительный конденсатор C_p подают отрицательный запускающий импульс. При двух отпERTых транзисторах развивается лавинообразный процесс, приводящий к опрокидыванию схемы: транзистор $VT1$ отпирается, а $VT2$ запирается. Теперь конденсатор $C1$ (через открытый транзистор $VT1$) оказывается подключенным к базе транзистора $VT2$ и удерживает его в запертом состоянии. По мере разрядки (перезарядки) конденсатора $C1$ через цепь: $+E_K$ — «земля» — отпERTый транзистор $VT1$ — $C1$ — R_{B2} — $(-E_K)$ — потенциал базы транзистора $VT2$ уменьшается до нуля и он отпирается. С этого момента начинается новый лавинообразный процесс, в результате которого транзистор $VT1$ запирается, а транзистор $VT2$ открывается. По окончании зарядки конденсатора $C1$ через резистор R_{K1} схема возвращается в исходное устойчивое состояние.




Рис. 5.4




Рис. 5.5

Длительность сформированного импульса на коллекторе $VT2$
 $t_1 \approx 0,7C_1R_{B2}$.

В данной схеме транзистор $VT1$ удерживается в запертом состоянии не напряжением конденсатора C_2 , а напряжением источника $+E_B$. Поэтому связь коллектора $VT2$ с базой $VT1$ можно осуществить через резистор R . Чтобы при такой замене обеспечить эффективную передачу перепадов напряжения с коллектора транзистора $VT2$ на базу транзистора $VT1$, резистор R блокируют конденсатором C небольшой емкости (рис. 5.5, б).

Для обеспечения устойчивого состояния необходимо запереть транзистор $VT1$, т. е. выбрать $E_B \geq I_{K0\max} R_{B1}$, где $I_{K0\max}$ — обратный ток коллектора при максимальной рабочей температуре.

Во время генерации импульса транзистор $VT1$ (рис. 5.5, б) должен быть насыщен. При этом токи его коллектора и базы соответственно равны

$$I_{K1} \approx E_K / R_{K1}; I_{B1} \approx E_K / (R_{K2} + R) - E_B / R_{B1}.$$

Условие насыщения $I_{K1}S = I_{B1}\beta$ с учетом приведенных выражений запишем в виде

$$\frac{E_K}{R_{K1}} = \left(\frac{E_K}{R_{K2} + R} - \frac{E_B}{R_{B1}} \right) S.$$

Отсюда после несложных преобразований получаем

$$R = \frac{\beta E_K R_{K1} R_{B1}}{S E_K R_{B1} + \beta E_B R_{K1}} - \frac{R_{K2}}{\beta}.$$

Синхронизированный мультивибратор. При воздействии переменного напряжения на автоколебательную систему возможен режим, при котором частота генерируемых колебаний изменяется и становится равной или кратной частоте воздействующего напряжения. Такое воздействие называют синхронизацией. Она необходима для строгой временной согласованности работы нескольких генераторов.

Синхронизирующий генератор, определяющий частоту всех остальных генераторов, бывает как релаксационным, так и генератором синусоидальных колебаний, часто с кварцевой стабилизацией. В последнем случае синхронизация повышает стабильность частоты колебаний синхронизуемых генераторов.

Использование кратковременных синхроимпульсов с крутым фронтом обеспечивает наиболее жесткое временное согласование синхронизуемых генераторов и синхронизирующего сигнала.

Рассмотрим процессы, происходящие при синхронизации основной схемы мультивибратора.

Обычно синхроимпульсы вводятся в цепь базы (рис. 5.6, а). До их поступления мультивибратор генерирует колебания с периодом T . Пусть в момент t_1 , когда положительное напряжение на базе транзистора имеет еще большое значение (рис. 5.6, б), поступает первый отрицательный синхроимпульс. При этом понизив-

шееся напряжение оказывается выше уровня отпирания транзистора и состояние схемы сохраняется прежним: транзистор $VT1$ остается запертым, транзистор $VT2$ — открытым, а конденсатор C_2 продолжает разряжаться. Аналогично действует и второй синхроимпульс. Третий, четвертый, пятый и шестой импульсы поступают на базу транзистора $VT1$, когда он открыт, и поэтому не вызывают опрокидывания схемы. Только в момент t_2 под действием седьмого импульса напряжение на базе запертого транзистора $VT1$ становится ниже нуля и он открывается. Появившийся ток i_{K1} обуславливает повышение потенциала коллектора $VT1$. В результате на базу $VT2$ передается положительный скачок напряжения, уменьшающий ток i_{K2} , и т. д.

Таким образом, седьмой синхроимпульс вызывает опрокидывание схемы на время Δt раньше, чем оно наступило бы самостоятельно.

Так как продолжительность открытого состояния транзистора $VT1$ остается неизменной (она по-прежнему определяется скоростью разрядки C_2), то и следующее самостоятельное опрокидывание схемы (в момент t_3 ; рис. 5.6, б) произойдет на время Δt раньше. В результате напряжение на базе запертого транзистора $VT1$ достигнет низкого уровня к моменту поступления восьмого импульса, которым схема вновь опрокинется преждевременно. Аналогичное состояние наступит в схеме к моменту прихода девятого, десятого и всех последующих импульсов, т. е. схема начнет работать в режиме синхронизации. При этом продолжительность запертого состояния транзистора $VT1$ и период колебаний в целом с момента времени t_2 определяются частотой поступающих синхроимпульсов.

Устойчивая синхронизация происходит, ког-





Рис. 5.6

да частота следования синхроимпульсов $f_{\text{син}}$ больше собственной частоты колебаний мультивибратора f . Обычно $f_{\text{син}} = (1,2 \div 1,4) f$.

В момент времени t_1 включения источника синхроимпульсов (рис. 5.6, б) соотношение фаз синхронизующего и синхронизируемого напряжений случайное. Поэтому в схеме происходит переходный процесс, который в рассмотренном случае длился в течение времени $t_1 - t_2$. Амплитуда синхроимпульсов существенно влияет на длительность этого процесса. При большой амплитуде синхроимпульсов напряжение на базе запертого транзистора уже в момент t_1 оказалось бы ниже нуля и схема засинхронизировалась первым синхроимпульсом.

Стабильность частоты синхронизируемого мультивибратора зависит от крутизны переднего фронта синхроимпульса. Чем больше крутизна, тем меньше при изменении температуры изменяется период синхронизируемых колебаний.

В том случае, когда $f_{\text{син}} \gg f$, мультивибратор работает в режиме деления частоты, т. е. частота колебаний на выходе мультивибратора в целое число раз меньше частоты следования синхроимпульсов. Пусть первый синхроимпульс воздействует на схему (рис. 5.6, а) в момент времени t_1 (рис. 5.6, в). Второй синхроимпульс отпирает транзистор $VT1$ раньше, чем он открылся бы самостоятельно. Начиная с этого момента, каждый третий синхроимпульс (5, 8, 11-й и т. д.) опрокидывает схему, вследствие чего период вынужденных колебаний мультивибратора

$$T_{\text{вын}} = 3T_{\text{син}}, \text{ а частота } f_{\text{вын}} = (1/3) f_{\text{син}}.$$

Отношение частоты синхронизирующего напряжения к частоте вынужденных колебаний мультивибратора называют коэффициентом деления частоты: $n = f_{\text{син}}/f_{\text{вын}}$.

Коэффициент n и период $T_{\text{вын}}$ существенно зависят от амплитуды синхроимпульсов. Если амплитуда синхроимпульсов была бы больше показанной на рис. 5.6, в, то транзистор $VT1$ открылся бы первым импульсом и далее отпирался каждым вторым импульсом. В этом случае $n=2$ и $T_{\text{вын}}=2T_{\text{син}}$.

Для получения большого n необходимо уменьшать амплитуду синхроимпульсов. Однако при небольшой амплитуде синхроимпульсов на коэффициенте деления может оказаться нестабильность собственных колебаний мультивибратора: при изменении температуры изменится крутизна кривой разряда хронирующего конденсатора и амплитуда выбранного синхроимпульса окажется недостаточной для опрокидывания схемы; она опрокинется следующим синхроимпульсом, т. е. коэффициент деления окажется больше требуемого.

Практически коэффициент деления n выбирают не более 5—6. Для получения большего коэффициента деления применяют не-

сколько релаксационных делителей, включенных последовательно. Их коэффициенты деления n_1, n_2, n_3, \dots обеспечивают общий заданный коэффициент $n = n_1 n_2 n_3 \dots$

Пример 5.1. Рассчитать транзисторный мультивибратор в автоколебательном режиме по следующим данным: амплитуда $U_m=10$ В, длительность среза импульса $t_c \leqslant 0,02t_a$, частота повторения импульсов $f=10$ кГц, максимальная температура $t=40^\circ\text{C}$, время восстановления схемы $t_b \leqslant 0,2t_a$.

1. Пользуясь выражением (5.6), определяем напряжение источника питания: $E_K \geqslant (1,1 + 1,2) U_m$.

В соответствии с данными возьмем

$$E_K = 1,2 \cdot 10 = 12 \text{ В.}$$

2. Выбираем транзистор, параметры которого должны удовлетворять условиям (5.3), (5.4) и (5.5):

$$U_{KB\max} \geqslant 2E_K; f_\beta \geqslant 0,7f_{\max}; f_a \geqslant 1/t_c.$$

В соответствии с заданием транзистор должен иметь

$$U_{KB\max} \geqslant 2 \cdot 12 = 24 \text{ В; } f_a \geqslant 0,7 \cdot 10 = 7 \text{ кГц,}$$

$$t_c \leqslant 0,02t_a; t_a = T/2 = 1/(2f) = 1/(2 \cdot 10 \cdot 10^3) = 50 \text{ мкс;}$$

$$t_c \leqslant 0,02 \cdot 50 \cdot 10^{-6} = 1 \text{ мкс; } f_a \geqslant 1/(1 \cdot 10^{-6}) = 1 \text{ МГц.}$$

Выбираем по справочнику транзистор ГТ115Б, для которого $U_{KB\max}=30$ В, $I_{K\max}=30$ мА, $U_{KB\max}=30$ В; $f_a \geqslant 1$ МГц, $\beta=20 \div 80$, $I_{K0\max}=40$ мкА (до температуры $t=45^\circ\text{C}$).

У выбранного транзистора

$$\beta_{cp} = 50, f_\beta = f_a/(\beta + 1) \approx 20 \text{ кГц.}$$

3. Используя выражения (5.7) и (5.8), определяем сопротивление R_K : $E_K/I_{K\max} \leqslant R_K \leqslant (0,05 \div 0,1) E_K/I_{K0\max}$; $12/(30 \cdot 10^{-3}) \leqslant R_K \leqslant 0,1 \cdot 12/(40 \cdot 10^{-6})$; $0,4 \text{ кОм} \leqslant R_K \leqslant 30 \text{ кОм}$.

Выбираем по ГОСТу $R_K=1$ кОм.

4. Находим сопротивление R_B . Определяем его по среднему значению $\beta_{cp}=50$ и коэффициенту насыщения $S=2$ в соответствии с (5.9): $R_B = \beta_{cp} R_K/S = 50 \cdot 1 \times 10^3/2 = 25$ кОм.

Выбираем по ГОСТу $R_B=24$ кОм.

При этом базовый ток отпиршего транзистора $I_B \approx E_K/R_B = 12/(24 \cdot 10^3) = 500$ мкА, что превышает $I_{K0\max}$ больше чем на порядок, благодаря чему схема термостабильна.

5. Определяем емкости конденсаторов $C1$ и $C2$ из выражений (5.10): $C_1 = C_2 = t_a/(0,7R_B)$, $C = 50 \cdot 10^{-6}/(0,7 \cdot 24 \cdot 10^3) \approx 3000$ пФ.

Выбираем по ГОСТу $C_1 = C_2 = 3000$ пФ.

6. Определяем время восстановления схемы: $t_b \approx 3CR_K = 3 \cdot 3000 \cdot 10^{-12} \cdot 1 \times 10^3 = 9$ мкс, что не превосходит допустимого $t_b \leqslant 0,2 \cdot 50 \cdot 10^{-6} = 10$ мкс.

§ 5.3. ИНТЕГРАЛЬНЫЕ МУЛЬТИВИБРАТОРЫ

Структура интегрального автоколебательного мультивибратора (рис. 5.7) повторяет схему на дискретных элементах. Конденсаторы $C1$ и $C2$ времязадающих цепочек — навесные. Меняя их, можно регулировать длительность выходных импульсов. В ряде случаев эти конденсаторы выполнены внутри микросхем




Рис. 5.7




Рис. 5.8

и имеют выводы для подключения параллельно навесных конденсаторов.

Диоды $VD1$, $VD2$ — корректирующие. По назначению они аналогичны диодам $VD1$, $VD2$ (см. рис. 5.3, а). Благодаря им зарядный ток конденсаторов $C1$, $C2$ идет не через коллекторные резисторы R_{K1} , R_{K2} , а через резисторы $R7$, $R8$, чем достигается сокращение длительности переднего фронта импульса.

Диоды $VD3$, $VD4$ и соответствующие резисторы $R1$, $R2$ и $R4$, $R5$ создают цепь отрицательной обратной связи, которая препятствует насыщению транзисторов и тем самым уменьшает время их переключения.

В схеме предусмотрена защита эмиттерно-базовых переходов транзисторов $VT1$ и $VT2$ диодами $VD5$, $VD6$ и резисторами $R3$, $R6$. Элементы $R3$, $VD5$ ($R6$, $VD6$) образуют делитель напряжения. При отрицательном перепаде, передающемся с коллектора через конденсатор, диод открыт — большая часть напряжения выделяется на резисторе, а незначительная — на прямосмещенном диоде ($U_{D\text{ откр}} \approx -0,7$ В). В отсутствие этих элементов отрицательные перепады разрушают эмиттерно-базовый переход транзистора.

На рис. 5.8 приведено изображение микросхемы 218ГГ1 автоколебательного мультивибратора с навесными времязадающими конденсаторами $C1$ и $C2$, совокупность которых составляет автоколебательный мультивибратор.

На рис. 5.9, а изображена принципиальная схема ждущего мультивибратора на микросхеме 218АГ1. В отличие от микросхемы (см. рис. 5.7) она не имеет нелинейной отрицательной обратной связи и содержит цепь запуска ($VD3$, $VD4$, $R4$, $C3$).

В исходном состоянии транзистора $VT2$ заперт, так как его база через резистор $R5$ соединена с «землей»; транзистор $VT1$ отперт: его база соединена с $+E_n$ через резисторы $R9, R3$. В этом режиме конденсатор $C2$ заряжен до напряжения, близкого к E_n , а напряжение на конденсаторе $C1$ значительно меньше: оно равно сумме напряжений на открытых диоде $VD1$ и транзисторе $VT1$.




Рис. 5.9

Отрицательный запускающий импульс дифференцируется цепью $C3-R4$, после чего положительный импульс отсекается диодами $VD3$, $VD4$, а отрицательный проходит на базу транзистора $VT1$, начиная запирать его. При этом отпирается транзистор $VT2$, при двух открытых транзисторах возникает лавинообразный процесс, после которого $VT1$ запирается, а $VT2$ полностью отпирается.

Через открытый транзистор $VT2$ конденсатор $C2$, заряженный в предыдущей стадии, удерживает транзистор $VT1$ запертым. Наряду с этим зарядка конденсатора $C1$ через резистор $R7$ и открытый транзистор $VT2$ обеспечивает насыщенное состояние последнего.

Выход схемы из этого неустойчивого состояния происходит в зависимости от соотношения емкостей C_1 , C_2 за счет разрядки конденсатора C_1 (когда отпирается транзистор $VT1$) или за счет уменьшения тока зарядки конденсатора C_1 , когда транзистор $VT2$ переходит в активный режим и положительный перепад напряжения с его коллектора начинает отпирание транзистора $VT1$.

На рис. 5.9, б изображена микросхема 218АГ1 с навесными конденсаторами $C1$ и $C2$.

§ 5.4. МУЛЬТИВИБРАТОРЫ НА ЛОГИЧЕСКИХ ЭЛЕМЕНТАХ

Выходным каскадом цифровой интегральной схемы И—НЕ, а также ИЛИ—НЕ является усилитель (инвертор). Это дает возможность построить на таких элементах мультивибратор, аналогичный мультивибратору на транзисторах. За счет положительной обратной связи в схеме развивается лавинообразный процесс, благодаря чему переход выходного напряжения с одного уровня на другой происходит с большой скоростью. Предполагается, что мультивибраторы, рассматриваемые в данном параграфе, выполнены на микросхемах ТТЛ.

Автоколебательный мультивибратор. Схема автоколебательного мультивибратора приведена на рис. 5.10, а. Входы каждого из элементов Э1 и Э2 соединены — элементы использованы как усилители-инверторы. Выход одного элемента связан со входом другого цепью $C1-R2$ ($C2/(R1)$), за счет чего (так же, как и в схеме транзисторного мультивибратора) создается положительная обратная связь.

Диоды $VD1$, $VD2$ являются защитными, напряжение на них не может быть ниже $U_{D\text{оп}} \approx -0,7\text{В}$. В отсутствие $VD1$, $VD2$ на входы элементов через конденсаторы будут передаваться значительные отрицательные перепады напряжений, что выведет микросхемы из строя. Если защитные диоды имеются внутри самих микросхем, то необходимость установки их снаружи отпадает. Изменения потенциалов на выходах элементов обусловлены перезарядкой конденсаторов $C1$, $C2$.

Рассмотрим процессы в описываемой схеме, начиная с момента, когда на выходе Э1 потенциал скачком увеличился на Δu_1 , а на выходе Э2 — скачком уменьшился (рис. 5.10, б).




Рис. 5.10

Вслед за этим под действием высокого уровня $u_{\text{вых}1}$ конденсатор $C1$ начинает заряжаться через выходное сопротивление элемента Э1 и резистор $R2$. Напряжение на резисторе $R2$ от тока зарядки $C1$ имеет положительную полярность на входе Э2 и поддерживает этот элемент в открытом состоянии ($u_{\text{вых}2} = U^0$). В это время конденсатор $C2$ быстро разряжается через малое выходное сопротивление открытого элемента Э2 и диод $VD1$, напряжение на входе элемента Э1 (на отпертом диоде) мало, и он удерживается запертым ($u_{\text{вых}1} \approx U^1$).

По мере зарядки конденсатора $C1$ ток зарядки уменьшается. За счет этого снижается падение напряжения на выходном сопротивлении элемента Э1 (благодаря чему $u_{\text{вых}1}$ возрастает), а также уменьшается напряжение $u_{\text{вх}2}$ на входе элемента Э2.

В некоторый момент напряжение $u_{\text{вх}2}$ опускается до значения, при котором рабочая точка элемента Э2 выходит на активный участок передаточной характеристики, где уменьшение $u_{\text{вх}2}$ вызывает увеличение $u_{\text{вых}2}$. Через конденсатор $C2$ это воздействует на вход элемента Э1. После того как $u_{\text{вх}1}$ возрастет до определенного

уровня, рабочая точка элемента Э1 тоже выйдет на активный участок передаточной характеристики.

Когда оба элемента будут находиться в активном (усилительном) режиме, вступит в действие положительная обратная связь, за счет которой $u_{\text{вых}2}$ лавинообразно увеличивается, а $u_{\text{вых}1}$ аналогично уменьшается. В результате Э1 открывается ($u_{\text{вых}1} = U^0$), а Э2 закрывается ($u_{\text{вых}2} \approx U^1$). На рис. 5.10, б это соответствует тому, что $u_{\text{вх}2}$ становится равным пороговому напряжению $U_{\text{пор}}$.

После этого конденсатор $C1$ начинает заряжаться, а конденсатор $C2$ быстро разряжается через диод $VD2$ и выходное сопротивление открытого элемента Э1 — наступает второй полупериод, процессы в котором подобны описанным.

Напряжение на входе каждой микросхемы пропорционально току через резистор $R1$, 2 , т. е. экспоненциально уменьшается по мере зарядки конденсатора $C2$, 1.

Если считать, что с момента появления импульса напряжение на входе элемента Э2 уменьшается от уровня U^1 и стремится к нулю, то

$$u_{\text{вх}2} = U^1 e^{-t/\tau_1},$$

где $\tau_1 = C_1(R_2 + R_{\text{вых}1})$ — постоянная времени зарядки конденсатора.

Полагая к тому же, что переключение элементов (окончание импульса) наступает, когда $u_{\text{вх}2}$ снижается до порогового напряжения $U_{\text{пор}}$, из предыдущего выражения получаем $U_{\text{пор}} = U^1 e^{-t_{\text{вх}2}/\tau_1}$.

Отсюда приближенное значение длительности импульса на выходе Э2 (при переходе от натуральных логарифмов к десятичным)

$$t_{\text{вх}2} = 2,3\tau_1 \lg \frac{U^1}{U_{\text{пор}}} \quad (5.11)$$

Аналогично, длительность импульса на выходе элемента Э1

$$t_{\text{вх}1} = 2,3\tau_2 \lg \frac{U^1}{U_{\text{пор}}},$$

где $\tau_2 = C_2(R_1 + R_{\text{вых}2})$.

Период колебаний мультивибратора

$$T = t_{\text{вх}1} + t_{\text{вх}2} = 2,3(\tau_1 + \tau_2) \lg \frac{U^1}{U_{\text{пор}}}.$$

При $C_1 = C_2 = C$ и $R_1 = R_2 = R$ $\tau_1 = \tau_2 = C(R + R_{\text{вых}})$,

$$t_{\text{вх}1} = t_{\text{вх}2} = t_{\text{вх}} = 2,3\tau \lg \frac{U^1}{U_{\text{пор}}}, \quad T = 4,6 \lg \frac{U^1}{U_{\text{пор}}}.$$

Пример 5.2. Определить длительность импульса, формируемого мультивибратором (рис. 5.10, а), если $C_1 = C_2 = 7500 \text{ пФ}$, $R_1 = R_2 = 510 \text{ Ом}$, $U^1 = 3,5 \text{ В}$, $U_{\text{пор}} = 1,5 \text{ В}$, $R_{\text{вых}} = 40 \text{ Ом}$.

В соответствии с выражением (5.11)

$$t_1 = 2,3 (510 + 40) \cdot 7500 \cdot 10^{-12} \lg \frac{3,5}{1,5} \approx 3,5 \text{ мкс.}$$

Недостатком мультивибратора (рис. 5.10, а) является возможность такого состояния, при котором оба элемента оказываются одновременно закрытыми (например, при медленном нарастании питающего напряжения при включении). Чтобы колебания могли появиться, рассмотренную схему дополняют элементом И и соответствующими связями (рис. 5.11). Часть схемы левее Э3, Э4 подобна схеме рис. 5.10, а.

Если мультивибратор работает нормально (т. е. имеют место состояния, когда один из элементов Э1, Э2 заперт, а другой отперт), то на выходе элемента И разные логические уровни и на выходе его — логический нуль. При этом правый по схеме вывод резистора R_1 через низкое выходное сопротивление открытого элемента Э4, по существу, соединен с «землей» — принципиально схема аналогична приведенной на рис. 5.10, а. Если элементы Э1, Э2 одновременно заперты, на входах элемента И логические единицы и логической единицей с выхода Э4 открывается элемент Э1 — в схеме появляются условия для возникновения колебательного процесса.

Ждущий мультивибратор. Схема ждущего мультивибратора (рис. 5.12, а) отличается от схемы автоколебательного мультивибратора (см. рис. 5.10, а) отсутствием второй времязадающей цепи и наличием цепи запуска, включающей инвертор Э3. В исходном состоянии напряжение $u_{\text{вых}2} = i_{\text{вых}2}R$ незначительно и поэтому $u_{\text{вых}2} = U^1$ (элемент Э2 закрыт). Кроме того, $u_{\text{зап}} = 0$, поэтому на обоих входах Э1 — логические 1, так что $u_{\text{вых}1} = U^0$ (элемент Э1 открыт). При этом конденсатор C разряжен.

Положительный запускающий импульс обеспечивает на верхнем (на рис. 5.12, а) входе элемента Э1 логический 0, благодаря чему напряжение на выходе Э1 возрастает скачком (рис. 5.12, б). Через конденсатор C положительный перепад Δu_1 передается на вход элемента Э2, и он устанавливается в состояние логического 0 ($u_{\text{вых}2} = U^0$). Теперь на втором входе элемента Э1 логический 0, поэтому высокий потенциал на выходе Э1 сохраняется и

после окончания запускающего импульса.

После описанного переключения элементов начинается зарядка конденсатора C под действием напряжения на выходе Э1, в результате чего $u_{\text{вых}2}$ уменьшается. Когда благодаря этому рабочая точка элемента Э2 выходит на активный участок передаточной характеристики, вслед за уменьшением $u_{\text{вых}2}$ начинают увеличиваться напряжения $u_{\text{вых}2}$ и $u_{\text{вых}1}$. За счет последнего рабочая точка элемента Э1 тоже выходит на активный участок передаточной характеристики — в схеме замыкается цепь положительной обратной связи, благодаря чему переключение элементов происходит лавинообразно: Э1 открывается ($u_{\text{вых}1} = U^0$), а Э2 закрывается ($u_{\text{вых}2} = U^1$).

После этого конденсатор C разряжается через малое выходное сопротивление открытого элемента Э1 и диод VD_1 , и в схеме восстанавливается исходный режим.

С приходом следующего запускающего импульса описанные процессы повторяются. Заметим, что на выходе Э2, к которому не подключен конденсатор, импульс имеет лучшую форму, чем на выходе Э1.

Длительность сформированного импульса можно определить по формуле (5.11), выведенной для автоколебательного мультивибратора, в которой нужно считать $\tau_1 = CR$.

§ 5.5. МУЛЬТИВИБРАТОРЫ НА МИКРОСХЕМАХ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

Возможность построения мультивибратора на интегральной микросхеме операционного усилителя или компаратора обусловлена тем, что напряжение на ее выходе может скачком переходить от $U_{\text{нас}}^+$ к $U_{\text{нас}}^-$ и наоборот при изменении знака разности входных напряжений $u^{(+)} - u^{(-)}$.

Чтобы получить последовательность прямоугольных импульсов (реализовать автоколебательный мультивибратор), знак указанной разности должен изменяться периодически в ходе процессов, протекающих непосредственно в самой схеме. В ждущем




Рис. 5.12

мультивибраторе разность $u^{(+)} - u^{(-)}$ должна принимать один знак под действием запускающего импульса, а противоположный — в результате изменений электрического состояния схемы.

Автоколебательный мультивибратор. Для периодического изменения знака $u^{(+)} - u^{(-)}$ на вход (+) ИМС ОУ (рис. 5.13, а) с делителем $R2 - R3$ подается часть выходного напряжения, неизменная в течение полупериода $u_{\text{вых}}$:

$$u^{(+)} = \gamma U_{\text{нас}},$$

где $\gamma = R_3/(R_3 + R_2)$, а на вход (-) — напряжение с конденсатора C , заряжающегося под действием всего значения $u_{\text{вых}} = U_{\text{нас}}$.

За счет этого в процессе зарядки конденсатора напряжение на входе (-) может превышать по абсолютному значению напряжение на входе (+), в результате чего напряжение на выходе скачкообразно изменяет знак.

Временные диаграммы (рис. 5.13, б) иллюстрируют сказанное. Если, к примеру, $u_{\text{вых}} = U_{\text{нас}}^+$, то конденсатор C заряжается до момента времени t_1 , когда напряжение на нем (u_C) окажется чуть больше $\gamma U_{\text{нас}}^+$. Вслед за этим, как только транзисторы ИМС выходят из насыщения, восстанавливается действие положительной обратной связи: уменьшение $u^{(+)} = u_{R3}$ вызывает дальнейшее уменьшение $u_{\text{вых}}$ и т. д. В результате выходное напряжение весьма быстро достигает уровня $U_{\text{нас}}^-$ (рис. 5.13, в). С этого момента конденсатор перезаряжается до тех пор, пока напряжение на нем (при $t = t_2$) не станет чуть меньше $\gamma U_{\text{нас}}^-$, после чего начинается переключение $u_{\text{вых}}$ к уровню $U_{\text{нас}}^+$.

Как следует из изложенного, подключение цепи R_1C к выходу ИМС обеспечивает автоматическое переключение конденсатора с зарядки (когда $u_{\text{вых}} = U_{\text{нас}}^+$) на разрядку (когда $u_{\text{вых}} = U_{\text{нас}}^-$) и, как следствие этого, изменение знака $u^{(+)} - u^{(-)}$.




Рис. 5.13

При определении длительностей $t_{\text{n}1}$ и $t_{\text{n}2}$ выходных импульсов надо учесть, что во время $t_{\text{n}1}$ напряжение u_C изменяется от $\gamma U_{\text{нас}}^-$ к $U_{\text{нас}}^+$ и достигает уровня $\gamma U_{\text{нас}}^+$, а во время $t_{\text{n}2}$ — изменяется от $\gamma U_{\text{нас}}^+$ к $U_{\text{нас}}^-$ и достигает уровня $\gamma U_{\text{нас}}^-$, т. е. в указанные промежутки времени напряжения на конденсаторе изменяются следующим образом:

$$u_C = (\gamma U_{\text{нас}}^- + U_{\text{нас}}^+) (1 - e^{-t/\tau}) - \gamma U_{\text{нас}}^+;$$

$$u_C = (\gamma U_{\text{нас}}^+ + U_{\text{нас}}^-) e^{-t/\tau} - U_{\text{нас}}^-;$$

где $\tau = R_1 C$ — постоянная времени; $U_{\text{нас}}^-$ — абсолютное значение напряжения насыщения.

Спустя время $t = t_{\text{n}1}$ ($t = t_{\text{n}2}$) после начала зарядки (разрядки) конденсатора напряжение $u_C = \gamma U_{\text{нас}}^+$ ($\gamma U_{\text{нас}}^-$). С учетом этого (и заменяя натуральный логарифм на десятичный) из предыдущих выражений получаем

$$t_{\text{n}1} = 2,3\tau \lg \frac{U_{\text{нас}}^+ + \gamma U_{\text{нас}}^-}{U_{\text{нас}}^+ - \gamma U_{\text{нас}}^+}, \quad t_{\text{n}2} = 2,3\tau \lg \frac{U_{\text{нас}}^- + \gamma U_{\text{нас}}^+}{U_{\text{нас}}^- - \gamma U_{\text{нас}}^-},$$

где $U_{\text{нас}}^-$ — абсолютное значение напряжения.

Период колебаний $T = t_{\text{n}1} + t_{\text{n}2}$. Если $|U_{\text{нас}}^-| = U_{\text{нас}}^+ = U_{\text{нас}}$, то

$$t_{\text{n}1} = t_{\text{n}2} = 2,3 \lg \frac{1+\gamma}{1-\gamma}, \quad T = 4,6\tau \lg \frac{1+\gamma}{1-\gamma}.$$

Длительности фронтов выходных импульсов в рассмотренном мультивибраторе зависят от предельной скорости v нарастания выходного напряжения используемой микросхемы: $t_{\phi}^+ \approx \approx U_{\text{нас}}^+/v$; $t_{\phi}^- \approx U_{\text{нас}}^-/v$, где числители соответствуют амплитудам положительного и отрицательного импульсов.

Если скорость нарастания выходного напряжения, обеспечиваемая микросхемой, $v = 2$ В/мкс, а $|U_{\text{нас}}| = 10$ В, то длительность фронтов импульса

$$t_{\phi}^+ = t_{\phi}^- = |U_{\text{нас}}|/v = 10/(2 \cdot 10^6) = 5 \text{ мкс},$$

где v выражена в основных единицах (В/с).

Для получения колебаний, у которых $t_{\text{n}1} \neq t_{\text{n}2}$, к нижнему (по схеме рис. 5.13, а) выводу резистора $R3$ можно подключить источник E_{cm} , который смещает уровни $\gamma U_{\text{нас}}^+$ и $\gamma U_{\text{нас}}^-$ вверх при $E_{\text{cm}} > 0$ и вниз при $E_{\text{cm}} < 0$. При наличии E_{cm} в выражениях для $t_{\text{n}1}$ и $t_{\text{n}2}$ к членам $\gamma U_{\text{нас}}$ добавляются слагаемые $E_{\text{cm}}R_2/(R_2 + R_3)$.

На рис. 5.14 приведена схема мультивибратора, в которой резистором $R1$ можно менять постоянную времени зарядки




Рис. 5.14




Рис. 5.15

конденсатора C , а резистором $R2$ — постоянную времени его разрядки. Таким образом, имеется возможность раздельно регулировать длительности положительного и отрицательного импульсов.

Ждущие мультивибраторы. На рис. 5.15, *a* изображена схема ждущего мультивибратора, отличающаяся от автоколебательной схемы наличием диода VD (а также цепи запуска). За счет него отрицательное напряжение на конденсаторе C (u_C) может иметь только небольшое отрицательное значение (напряжение на открытом диоде $u_{\text{отп}} = -0,7$ В). Поэтому оно не может стать более отрицательным, чем напряжение $\gamma U_{\text{нас}}^-$, которое приложено к входу (+), когда $u_{\text{вых}} = U_{\text{нас}}^-$. Благодаря этому из состояния $u_{\text{вых}} = U_{\text{нас}}^-$ схема не сможет самостоятельно переключиться к уровню $U_{\text{нас}}^+$.

С приходом положительного запускающего импульса с амплитудой U_m (рис. 5.15, *b*), превышающей абсолютное значение отрицательного напряжения на входе (+) ($U_m > |\gamma U_{\text{нас}}|$), напряжение на выходе начинает возрастать. С выходом транзисторов ИМС из насыщения это нарастание за счет положительной обратной связи протекает лавинообразно, так что спустя небольшое время $u_{\text{вых}}$ оказывается равным $U_{\text{нас}}^+$. После этого начинается зарядка конденсатора C через резистор $R1$. Когда напряжение на нем окажется чуть больше $u^{(+)} = \gamma U_{\text{нас}}^+$, происходит новое переключение схемы к уровню $u_{\text{вых}} = U_{\text{нас}}^-$. После этого конденсатор разряжается, но только до значения $u_{\text{отп}}$ — схема возвращается в исходное состояние, в котором пребывает до поступления следующего запускающего импульса.

За время t_a напряжение на конденсаторе C изменяется от $u_C \approx 0$ до $u_C = \gamma U_{\text{нас}}^+$, стремясь к $U_{\text{нас}}^+$:

$$u_C = U_{\text{нас}}^+ (1 - e^{-t_a/\tau}),$$

где $\tau = CR_1$ — постоянная времени.

К моменту времени $t = t_a$ напряжение u_C достигает уровня $\gamma U_{\text{нас}}^+$, поэтому

$$\gamma U_{\text{нас}}^+ = U_{\text{нас}}^+ (1 - e^{-t_a/\tau}),$$

откуда, заменяя натуральный логарифм на десятичный, получаем

$$t_a = 2,3\tau \lg \frac{1}{1-\gamma}.$$

За время восстановления t_b схемы можно принять интервал, в течение которого напряжение на конденсаторе, стремясь к уровню $U_{\text{нас}}^-$ от уровня $\gamma U_{\text{нас}}^+$, становится равным нулю (дальнейшая разрядка быстро идет через открывшийся диод VD). Поэтому

$$(\gamma U_{\text{нас}}^+ + U_{\text{нас}}^-) e^{-t_b/\tau} - U_{\text{нас}}^- = 0.$$

Отсюда, заменяя натуральный логарифм на десятичный, получаем

$$t_b = 2,3\tau \lg \frac{\gamma U_{\text{нас}}^+ + U_{\text{нас}}^-}{U_{\text{нас}}^-},$$

где $U_{\text{нас}}^-$ — абсолютное значение напряжения насыщения.

$$\text{При } U_{\text{нас}}^+ = |U_{\text{нас}}|$$

$$t_b = 2,3\tau \lg (1 + \gamma).$$

Пример 5.3. Определить длительность импульса и время восстановления схемы мультивибратора (рис. 5.15, *a*), если $C = 0,05 \text{ мкФ}$, $R_1 = 33 \text{ кОм}$, $R_2 = 75 \text{ кОм}$, $R_3 = 51 \text{ кОм}$, $U_{\text{нас}}^+ = |U_{\text{нас}}^-|$.

Определим

$$\gamma = \frac{R_3}{R_2 + R_3} = \frac{51}{75 + 51} = 0,4, \quad \tau = CR_1 = 0,05 \cdot 10^{-6} \cdot 33 \cdot 10^3 \approx 1,6 \text{ мс};$$

тогда

$$t_a = 2,3\tau \lg [1/(1-\gamma)] = 2,3 \cdot 1,6 \cdot 10^{-3} \lg [1/(1-0,4)] = 0,85 \text{ мс};$$

$$t_b = 2,3 \cdot 1,6 \cdot 10^{-3} \lg (1 + 0,4) = 0,55 \text{ мс}.$$

§ 5.6. ТРАНЗИСТОРНЫЕ БЛОКИНГ-ГЕНЕРАТОРЫ

Блокинг-генератор используется для получения последовательности кратковременных импульсов с большой скважностью, близких по форме к прямоугольным. Он является однокаскадным генератором (рис. 5.16), в котором сильная положительная обратная связь обеспечивается с помощью трансформатора. Последнее означает, что при увеличении коллекторного тока i_x в базовой обмотке W_6 индуцируется ЭДС с такой полярностью, которая приводит к дальнейшему увеличению тока i_x . Наоборот, при уменьшении коллекторного тока в базовой обмотке возника-




Рис. 5.16

ет ЭДС обратной полярности, что ведет к дальнейшему уменьшению тока i_x . За счет сильной обратной связи нарастание и уменьшение токов в цепях транзистора происходят лавинообразно, так что импульсы на выходе схемы имеют крутые фронты.

Выходное напряжение снимается со специальной (нагрузочной) обмотки W_n трансформатора или с коллектора транзистора.

Выясним, как должен изменяться магнитный поток Φ в сердечнике, чтобы ЭДС e в обмотке W_n изменялась, как показано на рис. 5.16. При этом будем иметь в виду, что ЭДС пропорциональна скорости изменения потока:

$$e \equiv d\Phi/dt. \quad (5.12)$$

Для того чтобы обеспечить, например, линейное нарастание фронта импульса $e \equiv t$ (т. е. нарастание ЭДС с постоянной скоростью), поток Φ должен изменяться пропорционально квадрату времени: $\Phi = t^2$, т. е. *нарастать с возрастающей скоростью*. Только в этом случае e и Φ будут связаны зависимостью (5.12).

Аналогичные рассуждения приводят к тому, что при формировании плоской вершины ($e = \text{const}$) магнитный поток должен нарастать с постоянной скоростью ($\Phi \equiv t$), а при формировании среза импульса — с убывающей скоростью. В последнем случае индуцируемая ЭДС в каждый последующий момент времени будет меньше, чем в предыдущий, что и соответствует срезу импульса.

Когда магнитный поток спадает ($d\Phi/dt < 0$), ЭДС в обмотках трансформатора меняют полярность.

Магнитный поток в сердечнике трансформатора определяется результатирующим действием токов в разных обмотках, причем ток в питающей обмотке оказывает намагничивающее действие, а в других обмотках — размагничивающее. Так, в трансформаторе блокинг-генератора (рис. 5.16) намагничивающая сила (н. с.) коллекторной обмотки $i_n W_n$ компенсирует размагничивающие действия базовой обмотки $i_B W_B$ и нагрузочной $i_H W_n$ и создает н. с. $i_x W_x$, которая обуславливает магнитный поток

$$i_x W_x = i_B W_B + i_n W_n + i_m W_n.$$

Разделив обе части этого равенства на W_n , получаем

$$i_x = i_B n_B + i_n n_n + i_m, \quad (5.13)$$

где $n_B = W_B/W_n$, $n_n = W_n/W_x$ — коэффициенты трансформации.

Напомним, что $i_B n_B$ и $i_n n_n$ называют токами, приведенными к коллекторной обмотке, соответственно базовым (i_B) и нагрузочным (i_n).

В новых обозначениях равенство (5.13) запишем в форме

$$i_x = i'_B + i'_n + i_m,$$

откуда

$$i_m = i_x - i'_B - i'_n. \quad (5.14)$$

Если сердечник не насыщается, то магнитный поток пропорционален намагничающему току:

$$\Phi = L i_m. \quad (5.15)$$

Принимая во внимание (5.14) и (5.15), можно прийти к выводу, что поток нарастает и при неизменном токе i_x в питающей обмотке, если ток в размагничивающей обмотке (например, i_B) будет уменьшаться.

Надо иметь в виду, что намагничающий ток i_m изменяется по экспоненциальному закону с постоянной времени

$$\tau_m = L/R_{eq},$$

где L — индуктивность питающей обмотки; R_{eq} — эквивалентное активное сопротивление цепи.

Параллельно обмоткам трансформатора включены паразитные емкости (межвитковые емкости, емкость нагрузки и т. д.), препятствующие быстрым нарастаниям и спадам напряжений на обмотках. Токи перезарядки этих емкостей $i_c = C \frac{du_c}{dt}$, появляющиеся при изменении напряжений и протекающие через обмотки, оказывают на сердечник размагничивающее действие. Это существенно сказывается в ламповых схемах. В транзисторных блокинг-генераторах из-за меньших сопротивлений применяемых резисторов и незначительных сопротивлений открытых переходов паразитные емкости сказываются значительно меньше. Поэтому длительность фронтов импульсов в ламповых блокинг-генераторах определяется в основном паразитными емкостями, а в транзисторных — инерционностью транзистора.

Блокинг-генераторы, как и другие релаксационные генераторы, могут работать в различных режимах: автоколебательном, ждущем и в режиме синхронизации и деления частоты.

Автоколебательный блокинг-генератор. Резисторы R_x , R_{dop} , R_w и диод VD (показанные пунктиром на рис. 5.16) улучшают форму и стабильность параметров генерируемых колебаний, но не имеют определяющего значения. Поэтому их роль в первоначальном изложении не отражается.

Рассмотрение работы блокинг-генератора начнем с момента

t_1 (рис. 5.17), когда напряжение на разряжающемся конденсаторе C (см. рис. 5.16) спадает до нуля и транзистор отпирается. Далее будет показана реальность этого состояния.

Формирование переднего фронта импульса. С момента отпирания транзистора в коллекторной цепи появляется ток i_k , а в сердечнике трансформатора — обусловленный током магнитный поток. Последний наводит в базовой обмотке W_B ЭДС e_B , полярность которой показана на рис. 5.16. Эта ЭДС дополнительно приоткрывает транзистор, т. е. ток i_k увеличивается, что ведет к нарастанию магнитного потока и ЭДС e_B , т. е. к еще большему отпиранию эмиттерного перехода и т. д.

За счет усилительных свойств транзистора и сильной положительной обратной связи каждое последующее приращение коллекторного тока, магнитного потока и ЭДС больше предыдущего. Поэтому эти процессы развиваются лавинообразно, и через весьма небольшое время ($t_1 - t_2$) рабочая точка на коллекторной характеристике оказывается в области насыщения. Теперь изменение потенциала базы перестает вызывать изменение коллекторного тока — транзистор теряет усилительные свойства. На этом формирование переднего фронта импульса заканчивается.

В интервале $t_1 - t_2$ нарастающая во времени ЭДС индуцируется и в обмотке W_k (полярность e_k показана на рис. 5.16), так что потенциал коллектора (по абсолютному значению) лавинообразно снижается до небольшого значения $u_k = -(E_k - e_{k\max})$. За это же время ЭДС e_B , определяющая сейчас потенциал базы u_B , лавинообразно нарастает до максимального отрицательного значения $e_{B\max}$: $u_B = -e_{B\max}$.




Рис. 5.17

Формирование плоской вершины импульса. За кратковременный интервал $t_1 - t_2$ электрическое состояние конденсатора C практически не меняется. Только после входления транзистора в насыщение конденсатор под действием ЭДС e_B начинает заряжаться через открытый эмиттерный переход (r_0).

Так как сопротивление цепи зарядки незначительно, то напряжение на конденсаторе U_C сравнительно быстро нарастает до $U_{C\max}$ (рис. 5.17), а отрицательное напряжение на переходе ($u_B = -e_B + u_C$) и базовый ток i_B с такой же скоростью уменьшаются. В результате ток i_k вызывает меньшее размагничивание сердечника. При неизменном токе коллектора

это приводит к нарастанию магнитного потока, но уже приблизительно с постоянной скоростью, так что ЭДС в обмотках трансформатора и, следовательно, u_k сохраняются практически неизменными.

Благодаря резкому уменьшению тока i_B возникают благоприятные условия для рассасывания избыточного заряда в базе, после чего транзистор выходит из насыщения и усилительные свойства его восстанавливаются. На этом (в момент времени t_3 на рис. 5.17) формирование плоской вершины импульса завершается.

Формирование среза импульса. Так как напряжение на эмиттерном переходе

$$u_B = -e_B + u_C \quad (5.16)$$

в момент t_3 близко к нулю, то коллекторный ток с возвращением рабочей точки в активную область начинает уменьшаться. В результате скорость нарастания магнитного потока уменьшается — в базовой обмотке индуцируется меньшая ЭДС e_B , что дополнительно снижает отрицательный потенциал базы, т. е. коллекторный ток еще больше уменьшается и т. д.

Как только e_B по абсолютному значению станет меньше $u_{C\max}$, напряжение на эмиттерном переходе окажется положительным [см. (5.16)], что приведет к запиранию транзистора. После этого магнитный поток начинает быстро спадать и ЭДС в обмотках меняют полярность. В результате в кривых u_k и u_B имеют место кратковременные выбросы ΔU_k и ΔU_B ; коллекторное напряжение превышает (по абсолютному значению) E_k , а напряжение на базе оказывается выше напряжения $U_{C\max}$ заряженного конденсатора.

За счет индуктивности коллекторной обмотки ток i_k не может мгновенно уменьшиться до нуля и после запирания транзистора замыкается через межвитковые емкости трансформатора. Таким образом, скорость уменьшения магнитного потока не бесконечно велика, поэтому упомянутые выбросы имеют ограниченную величину.

Если затухание контура, состоящего из индуктивности и паразитных емкостей, велико, то уменьшение тока в обмотках трансформатора носит апериодический характер. При малом затухании в контуре происходит колебательный процесс: энергия периодически сосредоточивается то в магнитном, то в электрическом полях. След этих колебаний показан на рис. 5.17 штриховой линией. Для их устранения одну из обмоток шунтируют цепью, содержащей диод и резистор (цепь из элементов VD и R_{sh} показана на рис. 5.16 пунктиром). Когда ЭДС e_k меняет полярность, диод отпирается и через небольшое сопротивление R_{sh} начинает проходить ток. При этом энергия, запасенная в магнитном поле обмотки, превращается в тепловую и рассеивается на резисторе.

Заметим, что уменьшению послеимпульсного выброса способствует и сопротивление R_x (на рис. 5.16 показано пунктиром), за счет которого уменьшается ток намагничивания, а следовательно, энергия в магнитном поле. Кроме того, R_x ограничивает коллекторный ток, который не должен превышать максимально допустимый ток транзистора.

Пауза. После запирания транзистора начинается медленная разрядка конденсатора C , имеющего тенденцию изменять полярность напряжения на его обкладках. В процессе разрядки (через резистор R_B , источник E_x и «землю») напряжение на конденсаторе изменяется от $U_{C\max}$, стремясь в пределе к значению

$$u_C = -(E_x + I_{k0}R_B),$$

где I_{k0} — обратный ток коллекторного перехода.

Так как разрядка происходит весьма медленно, то влияние индуктивности обмотки W_B не ощущается.

В некоторый момент времени напряжение u_C , определяющее в данной стадии напряжение u_B на эмиттерном переходе ($u_B = u_C$), станет равным нулю и транзистор откроется. После этого начинается формирование очередного импульса.

Конденсатор C , определяющий длительности импульса и паузы, является времязадающим (хронирующим) конденсатором.

Отметим специфику блокинг-генератора с общим эмиттером. На стадии формирования среза импульса за счет уменьшения ЭДС e_B базовый вывод транзистора лавинообразно приобретает значительный положительный потенциал относительно коллектора (u_{Bx}) (см. кривые u_B и u_x на рис. 5.17) и эмиттера (u_{Ex}). Это приводит к быстрому отсасыванию из базы дырок через эмиттерный и коллекторный переходы.

Очень скоро избыточная концентрация дырок у эмиттерного перехода становится равной нулю, и он запирается. Теперь более длительное рассасывание остаточного заряда происходит через коллекторный переход. Так как на рассматриваемом этапе в базе имеется еще значительное количество носителей — дырок, положительное напряжение u_{Bx} обусловливает ток, которым разряжается конденсатор C . Этот ток стекает в базу, проходит через коллекторную цепь и зачастую имеет большое значение. После того как накопившиеся в базе дырки рассосутся, избыточная концентрация их у коллекторного перехода станет равной нулю, он запрется и ток через транзистор прекратится.

Заряд, теряемый конденсатором, может составлять значительную часть первоначального. В результате существенно уменьшается длительность паузы при малой емкости C , когда первоначальный заряд, накапливаемый конденсатором за время формирования плоской вершины импульса, невелик. Это является недостатком блокинг-генератора с общим эмиттером.

Ждущий блокинг-генератор. Когда необходимо, чтобы каждый импульс на выходе генератора появлялся только при подаче на вход запускающего импульса, используется ждущий режим. В исходном состоянии блокинг-генератор заперт. С приходом запускающего импульса он формирует один импульс и снова запирается до прихода на вход очередного. Чтобы уменьшить интервал между импульсами, каждым из которых блокинг-генератор мог бы запуститься, разрядка хронирующего конденсатора после формирования рабочего импульса должна осуществляться по возможности быстро.

Ждущий режим может быть обеспечен различными способами.

На рис. 5.18 показан заторможенный блокинг-генератор, где запирание эмиттерного перехода осуществляется источником E_3 . Чаще напряжение запирания подается от общего коллекторного источника E_x (рис. 5.19). Чтобы запуск мог осуществляться импульсами относительно небольшой амплитуды, запирающее напряжение E_3 следует уменьшить по сравнению с E_x . Этой цели служит делитель $R1—R2$. Конденсатор $C1$ (рис. 5.19) исключает отрицательную обратную связь, которая могла бы быть за счет резистора $R2$.

Запуск заторможенного генератора стремится осуществить так, чтобы исключить взаимное влияние цепи запуска и генератора. Схемы с непосредственным запуском на базу через разделительный конденсатор C_p (рис. 5.18, 5.19) не удовлетворяют такому требованию. Поэтому применяют более сложные схемы запуска.

На рис. 5.20 изображена схема, в которой запуск блокинг-генератора осуществляется через разделительный диод VD . В отсутствие запускающего импульса диод прикрыт, так как его анод и катод имеют один и тот же потенциал — E_x .

Положительный запускающий импульс $u_{зап}$ передается через диод VD на коллекторную обмотку W_x , трансформируется с изменением полярности в базовую обмотку W_B и отпирает транзистор. Начинается генерация импульса. Уже во время форми-




Рис. 5.18




Рис. 5.19




Рис. 5.20




Рис. 5.21




Рис. 5.22

рования фронта потенциала коллектора (а следовательно, катода диода) лавинообразно повышается и диод запирается. Таким образом, блокинг-генератор отключается от источника запускающих импульсов, чем исключается их взаимное влияние.

Этот же принцип используется в схеме на рис. 5.21. Здесь роль элемента, разделяющего источник запускающих импульсов и блокинг-генератор (на транзисторе VT_2), выполняет усилитель запускающих импульсов на транзисторе VT_1 . В исходном состоянии он заперт, как в схеме рис. 5.19. Заперт и транзистор VT_2 : потенциал его базы примерно равен нулю, так как конденсатор С практически разряжен через R_{B2} .

Синхронизированный блокинг-генератор. В автоколебательном режиме блокинг-генератору свойственна относительно низкая стабильность частоты. В целях ее повышения блокинг-генератор нередко синхронизируют импульсами с большой стабильностью периода.

Используя схемы запуска (рис. 5.20 и 5.21), синхроимпульсы можно подводить к различным электродам транзистора, но с таким расчетом, чтобы на базу действовали импульсы отрицательной полярности.

Принципиально работа блокинг-генератора в режиме синхронизации частоты не отличается от работы мультивибратора в том же режиме. Она сводится к тому, что синхроимпульсы с периодом $T_{\text{син}} < T_{\text{бл,гл}}$ открывают запертый транзистор блокинг-генератора несколько раньше того момента, в который он открылся бы самостоятельно. При этом стабильность частоты блокинг-генератора определяется стабильностью частоты синхронизирующих импульсов.

Как и мультивибратор, блокинг-генератор можно использовать и для деления частоты. В этом режиме период колебаний блокинг-генератора должен быть в несколько раз больше периода следования синхроимпульсов, а их амплитуда должна быть

§ 5.7. БЛОКИНГ-ГЕНЕРАТОРЫ НА ИНТЕГРАЛЬНЫХ МИКРОСХЕМАХ

Отечественная промышленность выпускает микросхему 119АГ1, на которой могут быть собраны автоколебательный и ждущий блокинг-генераторы. Ее основу составляют три транзистора. Один из них является усилительным элементом непосредственно в схеме блокинг-генератора (он выполняет функцию, аналогичную транзистору VT в схеме рис. 5.16); другой предназначен для усиления импульсов генератора запуска и его развязки с блокинг-генератором (он аналогичен транзистору VT_1 на рис. 5.21); третий (в диодном включении) — должен шунтировать коллекторную обмотку трансформатора во избежание послеимпульсного выброса (аналогичен диоду VD на рис. 5.16).

На рис. 5.22, а приведена схема автоколебательного блокинг-генератора, где к микросхеме присоединены навесные элементы: импульсный трансформатор, элементы R_B и C базовой времязадающей цепи, резистор $R_{\text{доп}}$, стабилизирующий длительность формируемого импульса, и конденсатор C_F фильтра. Эти элементы аналогичны по своему назначению соответствующим элементам на рис. 5.16. Ряд незадействованных выводов микросхемы используется при выполнении ждущего блокинг-генератора (рис. 5.22, б).

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. Как изменятся параметры импульсов симметричного автоколебательного мультивибратора (см. рис. 5.1), если: а) увеличить C_1 ; б) увеличить R_B ; в) уменьшить C_2 ; г) уменьшить R_{B2} ?

2. Чему равна скважность импульсов симметричного мультивибратора? Что и как следует изменить в схеме для получения большей скважности?
3. Как изменяются параметры импульсов, генерируемых автоколебательным мультивибратором с корректирующими диодами (см. рис. 5.3), если: а) пробуется диод VD_1 ; б) пробуются оба диода; в) оба диода отключаются?
4. Покажите цепь перезарядки конденсатора, от которой в схеме ждущего мультивибратора (см. рис. 5.5) зависит длительность выходного импульса.
5. Как увеличить длительность выходных импульсов ждущего мультивибратора (см. рис. 5.5)?
6. Как отразится изменение R_{B1} (R_{B2}) или $C1$ ($C2$) на работе синхронизированного мультивибратора (см. рис. 5.6)?
7. Как скажется увеличение амплитуды синхроимпульсов на работе мультивибратора в режиме деления частоты?
8. Начертите в одинаковом временном масштабе одну под другой временные диаграммы напряжения i_B в схеме мультивибратора: а) автоколебательного, б) ждущего, в) в режиме синхронизации. Чем они принципиально отличаются друг от друга?
9. Определите период колебаний мультивибратора (см. рис. 5.1), если $C_1 = 100 \text{ пФ}$, $C_2 = 510 \text{ пФ}$, $R_{B1} = 20 \text{ кОм}$, $R_{B2} = 24 \text{ кОм}$.
10. Определите, какой должна быть емкость конденсатора $C1$ в схеме мультивибратора (см. рис. 5.1) для обеспечения длительности импульса $t_{\text{и2}} = 5 \text{ мкс}$, если $R_{B2} = 10 \text{ кОм}$.
11. Определите длительность фронта импульса мультивибратора (см. рис. 5.1), если $R_k = 1 \text{ кОм}$, $C = 220 \text{ пФ}$.
12. Какова роль каждого диода в схеме интегрального мультивибратора (см. рис. 5.7)?
13. Как можно изменять параметры импульсов мультивибраторов на цифровых интегральных схемах в режимах: а) автоколебательном (см. рис. 5.10, a); б) ждущем (см. рис. 5.12, a)?
14. Определите длительность импульсов, генерируемых автоколебательным мультивибратором на ИМС ОУ (см. рис. 5.13), если $C = 0,1 \text{ мкФ}$, $R_1 = 120 \text{ кОм}$, $R_2 = 100 \text{ кОм}$, $R_3 = 86 \text{ кОм}$, $U_{\text{вс}}^+ = |U_{\text{вс}}^-| = 15 \text{ В}$.
15. Определите длительность импульса, генерируемого ждущим мультивибратором на ИМС ОУ (см. рис. 5.15), если $C = 0,18 \text{ мкФ}$, $R_1 = 86 \text{ кОм}$, $R_2 = 120 \text{ кОм}$, $R_3 = 100 \text{ кОм}$.
16. Как повлияет переключение концов базовой обмотки трансформатора в схеме блокинг-генератора (см. рис. 5.16)?
17. Покажите цепи и запишите постоянные времени: а) зарядки конденсатора, от которой зависит длительность импульса блокинг-генератора (см. рис. 5.16, б); б) перезарядки конденсатора, от которой зависит пауза между импульсами блокинг-генератора; в) покажите, что блокинг-генератор генерирует импульсы с большой скважностью.
18. Начертите временную диаграмму $i_B = f(t)$ для автоколебательного блокинг-генератора. Покажите, как отразится на ней увеличение или уменьшение емкости конденсатора C (см. рис. 5.16).
19. Как обеспечить изменение частоты колебаний автоколебательного блокинг-генератора, сохранив длительность импульса неизменной?
20. Что следует предусмотреть в схеме блокинг-генератора, чтобы регулировкой частоты с помощью переменного резистора R_B не сорвать колебания?
21. Почему ограничено коэффициент деления частоты блокинг-генератором?
22. Как скажется на работе блокинг-генератора (см. рис. 5.16): а) обрыв; б) пробой конденсатора фильтра C_F ?

ГЛАВА 6

ГЕНЕРАТОРЫ ПИЛООБРАЗНЫХ ИМПУЛЬСОВ

§ 6.1. ОБЩИЕ СВЕДЕНИЯ

Пилообразный импульс (рис. 6.1) составляется двумя фронтами. Передний фронт (прямой, или рабочий, ход) является линейно изменяющимся напряжением или током. Задний фронт (обратный ход) изменяется по экспоненциальному закону.

Пилообразный импульс характеризуется начальным уровнем U_0 , амплитудой U_m , длительностями прямого ($t_{\text{пр}}$) и обратного ($t_{\text{обр}}$) ходов, а также средней скоростью K нарастания переднего фронта. Отклонение этого фронта от строго линейного оценивается коэффициентом нелинейности


$$\gamma = \frac{|K_{\max}| - |K_{\min}|}{|K_{\min}|}, \quad (6.1)$$

где $|K_{\max}|$ — модуль скорости в начале фронта; $|K_{\min}|$ — аналогичный параметр в конце фронта.

Линейно изменяющееся напряжение (ЛИН) используется для развертки электронного луча в электронно-лучевых трубках с электростатическим отклонением (например, в осциллографах), в устройствах задержки импульсов на калиброванное время, в преобразователях аналог—код и т. д. Линейно изменяющийся ток (ЛИТ) используется для развертки электронного луча в трубках с электромагнитным отклонением (например, в телевизорах). Так как область использования ЛИН шире, в этой главе ей уделено основное внимание. Более того, линейно изменяющееся напряжение используется и для получения линейно изменяющегося тока.

Линейно изменяющуюся функцию можно представить как результат интегрирования во времени постоянной величины:

$$\int K dt = Kt.$$



Поэтому ЛИН получают с помо-

Рис. 6.1

шью интегратора (см. § 4.3, 4.4), к входу его подключают постоянное напряжение и таким образом он оказывается генератором линейно изменяющегося напряжения (ГЛИН).

ГЛИН (интегратор) содержит конденсатор, на котором формируется линейно изменяющееся напряжение, цепи зарядки и разрядки. Различаются такие генераторы способом стабилизации тока зарядки (разрядки) конденсатора, благодаря которой повышается линейность формируемого напряжения. При невысоких требованиях к линейности применяют интегратор в виде RC -цепи (см. § 4.3), при повышенных требованиях используют, в частности, интегратор на операционном усилителе (см. § 4.4).

Так как скорость зарядки (разрядки) конденсатора пропорциональна току через него, то (6.1) можно записать в виде

$$\gamma = (I_{C_{\text{нач}}} - I_{C_{\text{кон}}})/I_{C_{\text{кон}}}, \quad (6.2)$$

где $I_{C_{\text{нач}}}$ и $I_{C_{\text{кон}}}$ — токи конденсатора соответственно в начале и конце формирования ЛИН.

Важным параметром ГЛИН является коэффициент использования напряжения источника питания, показывающий, насколько амплитуда пилообразного импульса меньше предельно возможной:

$$\varepsilon = U_m/(E - U_0), \quad (6.3)$$

где E — напряжение источника питания; U_m и U_0 обозначены на рис. 6.1.

§ 6.2. ГЕНЕРАТОРЫ ЛИНЕЙНО ИЗМЕНЯЮЩЕГОСЯ НАПРЯЖЕНИЯ

Простейшие генераторы ЛИН. При невысоких требованиях к линейности напряжения специальных мер для стабилизации тока конденсатора не принимают, имея в виду, что в начале зарядки (разрядки) он меняется мало.

Действительно, за время $t = 3\tau$ (где τ — постоянная времени цепи зарядки) конденсатор заряжается до напряжения $U = 0,95E$

(где E — напряжение источника). Если же выбрать τ много больше требуемой длительности прямого хода «пильы» ($t_{\text{пр}}$), то за время $t_{\text{пр}}$ конденсатор успеет зарядиться до напряжения u_C , составляющую незначительную часть напряжения E . Поэтому ток зарядки (рис. 6.2, a)




Рис. 6.2

$$i_s = u_R/R = (E - u_C)/R \quad (6.4)$$

меняется незначительно.

Линейность напряжения на конденсаторе в начале зарядки иллюстрирует рис. 6.2, б, где начальный, относительно линейному участку экспоненты соответствует переднему фронту формирующего пилообразного импульса.

Аналогично мало меняется ток в начале разрядки конденсатора, в ходе которой может быть сформировано линейно спадающее напряжение.

Схемы ГЛИН, в которых не предусмотрена стабилизация тока конденсатора, изображены на рис. 6.3, а и 6.4. Каждая из них представляет собой интегрирующую RC -цепь, дополненную транзисторным каскадом, коммутирующим конденсатор с зарядкой на разрядку.

В исходном состоянии транзистор VT (рис. 6.3, а) насыщен. Поэтому напряжение на его коллекторе и конденсаторе C $u_r = u_c = u_{C_{\text{мин}}} = 0$.

Формирование ЛИН происходит во время действия на входе управляющего прямоугольного импульса, длительность t_u , которого равна требуемой длительности $t_{\text{пр}}$ пилообразного напряжения. С поступлением на базу такого импульса транзистор запирается и конденсатор начинает заряжаться по цепи $+E_r$ — «земля» — C — R_r — $(-E_r)$ с постоянной времени $\tau_3 = CR_r$. При этом на выходе схемы (на конденсаторе C) происходит нарастание отрицательного напряжения (рис. 6.3, б). После окончания входного импульса транзистор отпирается и конденсатор через него быстро разряжается. При регулярном поступлении на вход управляющих импульсов на выходе схемы формируется последовательность пилообразных импульсов.

Чтобы обеспечить линейность прямого хода, выбирают $\tau_3 \gg t_u$, за счет чего зарядка конденсатора соответствует начальному, относительно линейному, участку экспоненты. Однако чем больше τ_3 , превосходит $t_{\text{пр}}$, тем меньше напряжение U_m , до которого




Рис. 6.3

зарядится конденсатор за время $t_{\text{пр}}$, тем меньше коэффициент использования напряжения источника E_x .

Обычно длительность обратного хода «пилы» $t_{\text{обр}}$ намного меньше $t_{\text{пр}}$. С учетом этого параметры схемы должны удовлетворять неравенству

$$\tau_3 \gg t_{\text{пр}} \gg T_p,$$

где τ_p — постоянная времени разрядки конденсатора.

Чтобы выполнить оба требования, емкость конденсатора выбирают, как правило, небольшой, а увеличение τ_3 получают за счет сопротивления резистора R_x .

Установим для данной схемы связь между коэффициентом нелинейности и коэффициентом использования напряжения источника. Если по сравнению с E_x пренебречь напряжением на насыщенном транзисторе и напряжением на резисторе R_x от обратного тока I_{k0} , то начальный и конечный токи в процессе зарядки конденсатора

$$I_{C_{\text{нач}}} = E_x/R_x; \quad I_{C_{\text{кон}}} = (E_x - U_m)/R_x,$$

где U_m — напряжение на конденсаторе в момент окончания управляющего импульса.

Подставив эти значения в выражение (6.2) и считая $U_m \ll E_x$, получаем

$$\gamma = U_m/E_x. \quad (6.5)$$

Так как начальное напряжение на конденсаторе $U_{C0} \approx 0$ (транзистор насыщен), то в соответствии с выражением (6.3) коэффициент использования напряжения источника питания

$$\varepsilon \approx U_m/E_x. \quad (6.6)$$

Сравнивая (6.5) и (6.6), видим, что для рассматриваемой схемы коэффициенты ε и γ численно равны. Если, например, задаться нелинейностью $\gamma = 1\%$, то амплитуда U_m пилообразного импульса составляет только $0,01E_x$ и для получения $U_m = 1$ В необходимо располагать источником питания с напряжением $E = 100$ В.

Стремление повысить коэффициент ε неизбежно ведет к ухудшению линейности. Поэтому рассмотренную схему используют в тех случаях, когда допустима относительно большая нелинейность или если в распоряжении имеется источник с напряжением, гораздо большим требуемой амплитуды пилообразного напряжения.

На рис. 6.4 приведена схема генератора линейно нарастающего напряжения, аналогичная схеме рис. 6.3, а. В исходном состоянии транзистор VT насыщен и через него конденсатор C заряжен практически до напряжения — E_x . С приходом управляющего




Рис. 6.4




Рис. 6.5

импульса транзистор запирается и конденсатор медленно разряжается через большое сопротивление резистора R . Как и в схеме рис. 6.3, а, транзистор выполняет роль ключа. Однако в данном случае через него осуществляется быстрая зарядка конденсатора.

Значения коэффициентов γ и ε для данной схемы такие же, как для предыдущей, поэтому выводы о применимости схем совпадают.

Генераторы ЛИН с токостабилизирующими элементами. Ранее указывалось, что напряжение на конденсаторе изменяется нелинейно из-за уменьшения тока в процессе зарядки (разрядки). В соответствии с выражением (6.4) ток в цепи остается постоянным, если напряжение u_R на том элементе, через который происходит зарядка, сохраняется неизменным.

Таким токостабилизирующим элементом является, в частности, транзистор, вольт-амперные характеристики которого имеют пологий участок. Стабилизирующее действие особенно ощущается при использовании транзистора в схеме с общей базой, у которого выходные характеристики $i_e = f(u_{KB})$ при $i_3 = \text{const}$ (рис. 6.5) имеют в β раз меньший наклон, чем в схеме с общим эмиттером.

В схеме токостабилизирующий элемент включается последовательно с конденсатором вместо резистора, через который в предыдущих схемах проходил зарядный (разрядный) ток.

По мере зарядки напряжение на конденсаторе увеличивается, а на транзисторе уменьшается. Если $i_3 = \text{const}$, то рабочая точка перемещается на участке $A-B$ одной из выходных характеристик (рис. 6.5). При этом ток транзистора (конденсатора) на значительном участке характеристики меняется в сравнительно малых пределах.

На рис. 6.6 изображена схема генератора линейно нарастающего напряжения, реализующая изложенный принцип. На транзисторе $VT2$, постоянно работающем в усилительном режиме, собран стабилизатор тока, а на транзисторе $VT1$ — коммутирующий каскад. В исходном состоянии транзистор $VT1$ насыщен и за счет малого сопротивления R_x $u_{\text{вых}} = u_c \approx E_x$. С поступлением входного управляющего импульса транзистор $VT1$ запирается

и конденсатор C начинает разряжаться через стабилизатор на транзисторе $VT2$.

Необходимое постоянство эмиттерного тока i_e обеспечивается отрицательной обратной связью, обусловленной наличием резистора R_3 . При уменьшении u_{cb} (по мере разрядки конденсатора C) ток i_e уменьшается — напряжение u_{R_3} становится меньше, смещение u_{be} на базовом переходе оказывается более отрицательным и i_e уменьшается в значительно меньшей степени. Благодаря этому при достаточно большом значении R_3 стабилизатор ведет себя аналогично транзистору в схеме с общей базой при $i_e = \text{const}$. В результате ток коллектора (ток разрядки конденсатора) изменяется незначительно — разрядка конденсатора C осуществляется почти неизменным током, т. е. линейно.

Напряжение u_{R_3} прикрывает переход база — эмиттер. Поэтому без источника E_3 транзистор работал бы при малых токах и без должного усиления. Ток эмиттера $VT2$ $i_e = (E_3 - |u_{be}|)/R_3 \approx E_3/R_3 = \text{const}$, так как $E_3 \gg |u_{be}|$.

На рис. 6.7 приведена схема, на выходе которой формируется линейно падающее напряжение. В исходном состоянии транзистор $VT2$ насыщен и конденсатор C почти полностью разряжен. На время действия входного управляющего импульса транзистор $VT2$ запирается и конденсатор C заряжается через стабилизатор на транзисторе $VT1$ почти неизменным током. С окончанием действия управляющего импульса транзистор $VT2$ отпирается и конденсатор через него быстро разряжается.

Из-за постоянства тока i_e стабилизатора потенциалы точек A и B схемы изменяются аналогично и отличаются только на постоянное значение. Поэтому выходное напряжение можно снимать не с конденсатора (что при нагрузке уменьшило бы линейность $u_{\text{вых}}$), а так, как показано на рис. 6.7. Недостатком схем (рис. 6.6 и 6.7) является наличие специального источника смещения E_3 .




Рис. 6.6




Рис. 6.7

Генераторы ЛИН компенсационного типа. Ток зарядки конденсатора C окажется неизменным, если в его цепи (рис. 6.8) будет действовать источник (назовем его компенсирующим), напряжение u_x , которого «следит» за напряжением u_C и в любой момент времени компенсирует его. Действительно, в этом случае ток зарядки не меняется во времени:

$$i_z = (E - u_C + u_x)/R = E/R = \text{const.}$$

Генераторы ЛИН, в которых реализуется указанный принцип, называют генераторами компенсационного типа.

Как следует из схемы рис. 6.8, напряжение u_x действует согласно с напряжением E и встречено напряжению u_C . В соответствии с этим в основу принципиальных схем ГЛИН положено либо согласное включение u_x и E (оно достигается наличием в схеме положительной обратной связи), либо встречное включение u_x и u_C (за счет наличия в схеме отрицательной обратной связи).

Можно считать, что в схеме ГЛИН с положительной обратной связью действует эквивалентный источник (обведенный пунктиром на рис. 6.8), напряжение которого $(E + u_x)$ увеличивается при зарядке конденсатора аналогично u_C , благодаря чему ток в цепи остается неизменным. В таких генераторах выходное напряжение снимается с конденсатора, одна обкладка которого соединяется с «землей», поэтому ни один зажим источника E соединяться с «землей» не должен.

В схеме ГЛИН с отрицательной обратной связью можно мысленно объединить компенсирующий источник и конденсатор C (на рис. 6.8 они обведены штрихпунктирной линией) и считать, что источник E обеспечивает неизменный ток в цепи, содержащей только резистор R . В таком генераторе один зажим источника E (например, отрицательный в схеме рис. 6.8) можно соединить с «землей», а напряжение снимать с компенсирующего источника.

ГЛИН с положительной обратной связью. Схема такого генератора приведена на рис. 6.9. На транзисторе $VT1$ собран коммутирующий каскад, переключающий конденсатор C с разрядки на зарядку. Роль компенсирующего источника выполняет




Рис. 6.8




Рис. 6.9

эмиттерный повторитель на транзисторе $VT2$ с коэффициентом усиления $K \approx 1$. Конденсатор C_0 является источником питания схемы при зарядке конденсатора C ; его выбирают из условия $C_0 \gg C$, так что за время зарядки конденсатора C напряжение на C_0 остается практически неизменным. Ни один вывод C_0 не соединен с «землей», что соответствует отмеченным ранее особенностям ГЛИН с положительной обратной связью. Диод VD обеспечивает отключение источника E от схемы во время зарядки конденсатора C .

До прихода управляющего импульса транзистор $VT1$ насыщен, благодаря чему конденсатор C разряжен. В это время конденсатор C_0 заряжается по цепи: $+E$ — «земля» — резистор R_s — C_0 — диод D — $(-E)$, в конце зарядки $U_{C_0} \approx E$.

С приходом управляющего импульса транзистор $VT1$ запирается и конденсатор C начинает заряжаться через резистор R . Благодаря этому напряжение u_s на выходе эмиттерного повторителя возрастает по абсолютному значению. Теперь сумма согласно действующих напряжений $u_{C_0} + u_s$ превышает E — диод VD запирается, схема отключается от внешнего источника E и начинает питаться от заряженного конденсатора C_0 . Так как коэффициент передачи эмиттерного повторителя $K \approx 1$, то $u_s = u_C$, т. е. напряжение на выходе эмиттерного повторителя «следит» за напряжением на конденсаторе C . В результате с увеличением напряжения u_C на заряжающемся конденсаторе C почти так же возрастают сумма $U_{C_0} + u_s$, а алгебраическая сумма U всех напряжений в цепи и ток I в ней остаются практически постоянными: $U = U_{C_0} + u_s - u_C \approx U_{C_0}$; $I = U/R \approx U_{C_0}/R \approx E/R = \text{const}$. В результате практически линейно нарастают напряжения u_C , $u_s \approx u_C$ и $u_{\text{вых}} = u_s$.

С окончанием действия на входе схемы управляющего импульса транзистор $VT1$ входит в насыщение, конденсатор C через него быстро разряжается и схема возвращается в исходное состояние.

Погрешности генератора при формировании линейно изменяющегося напряжения обусловлены некоторым уменьшением напряжения на конденсаторе C_0 , а также ошибкой «слежения» эмиттерного повторителя, т. е. неточным выполнением условия $K=1$ во всем диапазоне входных напряжений.

ГЛИН с отрицательной обратной связью. Покажем, что таким генератором является рассмотренный в § 4.4 интегратор на ИМС ОУ, если на его вход подавать постоянное напряжение.

На элементах схемы (рис. 6.10) для случая положительного входного импульса указаны полярности напряжений. В соответствии с ними легко заметить, что в цепи $R-C$ — выход ИМС ОУ — «земля» имеются встречные включенные напряжения u_C и

$u_{\text{вых}}$. Значения этих напряжений практически одинаковы (см. § 3.2), поэтому они взаимно компенсируются и в указанной цепи, по существу, действует только напряжение $U_{\text{вх}}$. При $U_{\text{вх}} = \text{const}$ ток в цепи (ток через конденсатор) $I = U_{\text{вх}}/R = \text{const}$, благодаря чему на конденсаторе формируется линейно изменяющееся напряжение

$$u_{\text{вых}} \approx -u_C = -\frac{1}{C} \int_0^t i dt = -\frac{U_{\text{вх}}}{RC} t.$$




Рис. 6.10

Таким образом, интегратор (рис. 6.10) при $U_{\text{вх}} = \text{const}$ работает как ГЛИН компенсационного типа с отрицательной обратной связью, обусловленной указанным включением конденсатора C . Роль компенсирующего источника в схеме выполняет операционный усилитель; чем ближе он к идеальному, тем точнее $u_{\text{вых}}$ компенсирует u_C .

Обратный ход пилообразного импульса формируется в процессе быстрой разрядки конденсатора C после замыкания ключа ($K_{\text{л}}$).

Фантастронный генератор. Фантастрон генерирует пилообразные импульсы с высокой линейностью переднего фронта. Он может работать в ждущем и автоколебательном режимах.

В ранее рассмотренных генераторах ЛИН длительность переднего фронта выходного импульса равна длительности управляющего импульса, однако получение такого импульса большой длительности может оказаться затруднительным. Особенность фантастронного генератора заключается в том, что длительность переднего фронта выходного импульса определяется только параметрами схемы.

Ждущий фантастрон запускается кратковременным импульсом, который лавинообразно переводит его в состояние, где возможна разрядка конденсатора. По прошествии некоторого времени (определенного параметрами схемы) генератор самостоятельно и тоже лавинообразно возвращается в исходное состояние, в котором конденсатор заряжается.

Фантастрон, работающий в автоколебательном режиме, самостоятельно переходит из одного состояния в другое; длительность каждого определяется параметрами схемы.

Стабилизация разрядного тока конденсатора фантастрона осуществляется так же, как в ГЛИН с отрицательной обратной связью.

Лавинообразные изменения в схеме, обеспечивающие перек-

лючения конденсатора с зарядки на разрядку и обратно, связаны в фантастроне с перераспределением тока между отдельными цепями.

Фантастрон в ждущем режиме. На рис. 6.11, а дана схема ждущего фантастрона. Отрицательная обратная связь осуществляется конденсатором C . В отличие от схемы рис. 6.10 онключен между выходом одного каскада (на транзисторе $VT2$) и входом другого (на транзисторе $VT3$). Когда транзисторы одновременно открыты, через него замыкается цепь отрицательной обратной связи. Через открытые транзисторы $VT3$ и $VT2$ протекает один и тот же ток, управляемый которым можно по базе $VT2$ или по базе $VT3$.

Если транзистор $VT2$ заперт, то цепь разрядки конденсатора C разомкнута, и он может лишь заряжаться через базовую цепь транзистора $VT3$ и резистор R_{k2} . При открытии $VT2$ конденсатор получает возможность разряжаться. Таким образом, переключение конденсатора с зарядки на разрядку и обратно проис-




Рис. 6.11

ходит при изменении режима транзистора $VT2$. Эти изменения протекают в схеме лавинообразно за счет положительной обратной связи, имеющей место при трех открытых транзисторах $VT1$, $VT2$, $VT3$.

Действительно, пусть по какой-либо причине ток i_{k2} уменьшился, а потенциал коллектора $VT2$ стал поэтому более отрицательным. Через конденсатор C отрицательный скачок передается на базу $VT3$, что приводит к уменьшению отрицательного потенциала коллектора $VT3$ и эмиттера $VT1$ — ток коллектора $VT1$ возрастает, а потенциалы коллектора $VT1$ и базы $VT2$ становятся менее отрицательными — транзистор $VT2$ дополнительно подзапирается и т. д. В результате транзистор $VT1$ насыщается, а $VT2$ запирается. Рассуждая аналогично, можно показать, что увеличение тока i_{k2} приведет к лавинообразному запиранию $VT1$ и полному отпиранию $VT2$. Из изложенного следует, что транзисторы $VT1$ и $VT2$ открыты поочередно; транзистор $VT3$ открыт постоянно, через него замыкается ток транзистора $VT2$ или $VT1$. В фантастронном генераторе линейно нарастающее напряжение формируется на коллекторе транзистора $VT2$.

Параметры схемы подобраны так, что в исходном состоянии транзистор $VT1$ насыщен, благодаря чему потенциалы его коллектора и эмиттера, по существу, одинаковы. При этом транзистор $VT2$ заперт напряжением, действующим на резисторе $R1$ и приложенным через $VT1$ к переходу база — эмиттер $VT2$. В это время транзистор $VT3$ находится на границе насыщения, а конденсатор C (как будет показано) заряжен в предыдущей стадии до некоторого напряжения, полярность которого приведена на рис. 6.11, а.

Запуск и опрокидывание схемы. Положительный запускающий импульс $u_{\text{зап}}$ через конденсатор C_p , диод VD и конденсатор C поступает на базу транзистора $VT3$. В результате равные сейчас токи i_{k3} и i_{k1} уменьшаются — потенциал коллектора $VT1$ становится более отрицательным и транзистор $VT2$ приоткрывается, за счет чего потенциал его коллектора u_{k2} повышается. Это приводит к возникновению лавинообразного процесса (через три открытых транзистора замыкается цепь положительной обратной связи). В результате схема опрокидывается: теперь $VT2$ открыт, а $VT1$ заперт. Благодаря повышению потенциала u_{k2} запирается диод VD — источник запускающих импульсов отключается от фантастрона и на дальнейшую его работу не влияет.

Рабочая стадия. Во время нее формируется прямой ход пилообразного импульса. Через открытый транзистор $VT2$ происходит разрядка конденсатора C по цепи: R — E_k — «земля» — $VT3$ — $VT2$. В цепи разрядки действуют четыре напряжения $[u_C + E - (u_{k3} + u_{k2})]$, определяющие разрядный ток через резистор R . По мере разрядки напряжение u_C на конденсаторе уменьшает-

ся, а напряжение u_{b3} на базе $VT3$ становится поэтому более отрицательным. Последнее приводит к увеличению токов i_{x3} и i_{x2} , и, как следствие, к уменьшению напряжения u_{x3} и u_{x2} . В результате разность $u_C - (u_{x3} + u_{x2})$ приближается к первоначальной и поэтому ток разрядки конденсатора уменьшается весьма мало. При почти постоянном токе разрядки конденсатора напряжения u_C , $u_{x2} + u_{x3}$ изменяются по закону, незначительно отличающемуся от линейного.

Обратное опрокидывание схемы. Когда отрицательный потенциал u_{x3} , уменьшающийся по абсолютному значению, приблизится к потенциальному u_{b1} базы $VT1$, транзистор T_1 откроется — в схеме восстановится положительная обратная связь, которая приведет к обратному опрокидыванию: уменьшение отрицательных потенциалов u_{x1} и u_{b2} влечет уменьшение тока i_{x2} — увеличение отрицательного потенциала коллектора $VT2$ и базы $VT3$, уменьшение отрицательного потенциала коллектора $VT3$ и эмиттера $VT1$, что вызывает дальнейшее отпирание $VT1$, и т. д. Процесс завершается запиранием транзистора $VT2$ и насыщением транзистора $VT1$.

Стадия восстановления. Во время этой стадии происходит формирование обратного хода пилообразного импульса и схема возвращается в исходное состояние. В результате обратного опрокидывания схемы цепь разрядки конденсатора обрывается. Теперь конденсатор C заряжается по цепи: $+E_x$ — «земля» — эмиттер — база транзистора $VT3$ — конденсатор C — резистор $R_{x2} - (-E_x)$. По окончании зарядки конденсатора схема возвращается в устойчивое состояние и может вновь опрокинуться с приходом запускающего импульса.

Заметим, что на коллекторе транзистора $VT1$ формируются прямоугольные импульсы, так как он лавинообразно переходит из открытого состояния в запертое и обратно.

Временные диаграммы, иллюстрирующие работу ждущего фантастрона, приведены на рис. 6.11, б.

Длительность $t_{\text{пр}}$ рабочей стадии можно регулировать. За счет диода VD коллектор $VT2$ не может иметь потенциал более отрицательный, чем E_0 . Поэтому после запирания $VT2$ конденсатор C практически заряжается только до опорного напряжения E_0 (правая обкладка конденсатора через открытый переход база — эмиттер $VT3$ почти накоротко соединена с «землей»). С напряжения E_0 и начинается разрядка конденсатора C .

Если уменьшить E_0 по абсолютному значению (от E_0 до E'_0 на рис. 6.11, в), то после отпирания $VT2$ (начало рабочей стадии) потенциал u_{x2} коллектора $VT2$ окажется менее отрицательным. Поэтому линейно нарастающее напряжение u_{x3} достигнет уровня u_{b1} (когда откроется $VT1$ и обрвется рабочая стадия) раньше (рис. 6.11, в), чем при большем значении $|E_0|$. Ценно, что в пределах регулирования зависимость $t_{\text{пр}} = f(E_0)$ — линейная.




Рис. 6.12

Время восстановления $t_{\text{в}}$ можно значительно уменьшить, если зарядку конденсатора осуществить через малое выходное сопротивление эмиттерного повторителя, который в этом случае включается между коллектором $VT2$ и конденсатором C (рис. 6.12, а). Для повышения нагрузочной способности фантастрона выходные напряжения снимают с эмиттерных повторителей ($VT4$, $VT5$).

Отечественная промышленность выпускает микросхему 198УТ1, на которой с помощью навесных элементов реализуется фантастронный генератор, аналогичный приведенному на рис. 6.12, а. Схема такого генератора изображена на рис. 6.12, б. Запускается она импульсами отрицательной полярности.

Фантастрон в автоколебательном режиме. В автоколебательном фантастроне должны происходить процессы, в результате которых база транзистора $VT2$ (см. рис. 6.11, а) без воздействия запускающих импульсов периодически сообщается отпирающий потенциал. Этого можно добиться, если резистор $R1$ заменить конденсатором (перезарядка которого обеспечит периодическое изменение потенциалов в схеме), а нижний конец резистора $R2$ соединить с минусовым зажимом источника (так как с установкой конденсатора база $VT2$ теряет связь с минусовым зажимом E_x).

Схема фантастрона в автоколебательном режиме, отличающаяся от схемы рис. 6.11, а указанными изменениями, приведена на рис. 6.13.

В рабочей стадии (когда $VT1$ заперт, $VT2$ открыт и происходит линейная разрядка конденсатора C) конденсатор $C1$ в основном заряжается по цепи: $+E_x$ — «земля» —




Рис. 6.13

$E_B - R_2 - C_1 - R_{x_1} - (-E_x)$ — и незначительно током, вытекающим из базы $VT2$, причем его правая обкладка, обращенная к базе $VT2$, приобретает более положительный потенциал, чем левая. По окончании рабочей стадии, длительность которой определяется разрядкой конденсатора C , конденсатор C_1 через открывшийся транзистор $VT1$ включается параллельно переходу база — эмиттер транзистора $VT2$ и держит последний в запертом состоянии. Разряжается конденсатор C_1 по цепи: $R_2 - E_B - VT3 - VT1$. Когда напряжение на нем окажется близким к нулю, транзистор $VT2$ откроется — при трех открытых транзисторах в схеме восстановится положительная обратная связь и возникает лавинообразный процесс, в результате которого $VT1$ запрется, а $VT2$ откроется. С этого момента начнется новая рабочая стадия, во время которой произойдет зарядка конденсатора C_1 .

§ 6.3. ГЕНЕРАТОРЫ ЛИНЕЙНО ИЗМЕНЯЮЩЕГОСЯ ТОКА

Генераторы ЛИТ обеспечивают линейное нарастание тока в отклоняющих катушках электронно-лучевых трубок.

Определим форму, которую должно иметь напряжение u_x на катушке, чтобы через нее проходил линейно нарастающий ток

$$i = k_1 t \quad (\text{где } k_1 = \frac{di}{dt} \text{ — скорость нарастания тока}).$$

По второму закону Кирхгофа имеем (рис. 6.14, a)

$$u_x = u_L + u_r = L \frac{di}{dt} + ir = Lk_1 + k_1 rt, \quad (6.7)$$

где L и r — соответственно индуктивность и активное сопротивление катушки.

Из выражения (6.7) следует, что для получения ЛИТ напряжение на катушке должно содержать постоянную составляющую $U_0 = Lk_1$ и линейно нарастающую составляющую $k_1 rt$ (рис. 6.14, б).

Рассуждая аналогично, приходим к выводу, что для формирования тока, линейно убывающего со скоростью $|k_2| > |k_1|$ (в интервале $t_1 - t_2$ на рис. 6.14, б), напряжение на катушке должно иметь постоянную составляющую Lk_2 и линейно спадающую составляющую $k_2 rt$.

Сложив графически составляющие u_L и u_r (рис. 6.14, б), получим необходимую форму напряжения u_x на катушке.

Очевидно, что через идеальную катушку ($r=0$) пилообразный ток протекал бы при наличии на ней только постоянной составляющей $u_x = k_1 L = \text{const}$. Для реальной катушки нужна еще и линейно нарастающая составляющая: она компенсирует напряже-




Рис. 6.14




Рис. 6.15

ние на сопротивлении r . Иначе с ростом тока и при $u_x = \text{const}$ наблюдалось бы уменьшение напряжения на индуктивности катушки ($u_L = u_x - u_r$), т. е. не обеспечивалась бы линейность изменения тока.

Пилообразное напряжение с начальным скачком $U_0 = Lk_1$ (нижняя кривая на рис. 6.14, б) можно получить с ГЛИТ со стабильным током конденсатора, если последовательно с конденсатором включить резистор. На этом резисторе за счет постоянства тока зарядки будет выделяться неизменное напряжение U_0 (равное требуемому при надлежащем выборе параметров и режима схемы), а на конденсаторе будет формироваться линейно нарастающее напряжение.

На рис. 6.15 приведена схема ГЛИТ, реализующая рассмотренный принцип. Она состоит из генератора пилообразного напряжения с начальным скачком U_0 (на транзисторе $VT1$) и эмиттерного повторителя (на транзисторе $VT2$), нагрузкой которого являются отклоняющие катушки.

Генерация импульса ЛИТ начинается с поступлением на входе прямоугольного импульса положительной полярности. В отсутствие его транзистор $VT1$ насыщен — RC -цепь практически закорочена, а источник E_3 через $VT1$ подключен к базе $VT2$. Таким образом, в исходном состоянии транзистор $VT2$ заперт и ток в отклоняющих катушках отсутствует.

Входной импульс запирает транзистор $VT1$, тем самым подключая цепь зарядки конденсатора C к источнику E_x и отключая источник E_3 от базы транзистора $VT2$.

С начала зарядки конденсатора C током I_C на резисторе R выделяется напряжение $U_0 = I_C R$. Его постоянство обеспечивается в данной схеме стабильностью зарядного тока I_C за счет выбора $\tau_3 \gg t_{\text{вых}}$ (где $\tau_3 = (R + R_x) C$ — постоянная времени зарядки конденсатора, а $t_{\text{вых}}$ — длительность входного импульса). Выбор $\tau_3 \gg t_{\text{вых}}$ способствует линейности нарастания напряжения на конденсаторе.

Пилообразное напряжение с начальной ступенькой действует на базу транзистора $VT2$ и повторяется на катушке L , чем обеспечивает в ней линейно нарастающий ток.




Рис. 6.16

По окончании входного импульса транзистор $VT1$ насыщается и конденсатор C разряжается через него и резистор R . На RC -цепи формируется напряжение, соответствующее нижней кривой (см. рис. 6.14, б) в интервале $t_1 - t_2$. Однако обратный ход тока в катушке от него не зависит, так как за счет E_s транзистор $VT2$ заперт. Процессы в катушке определяются теперь параметрами паразитного контура, образованного ее индуктивностью L , активным сопротивлением r и межвитковой емкостью C_0 . При прерывании тока наблюдается ударное возбуждение контура. Для срыва этих паразитных колебаний катушку шунтируют резистором $R_{ш}$; сопротивление его выбирают так, чтобы паразитный контур становился апериодическим и процесс в нем быстро затухал.

Получить идеальную форму напряжения $u_{вх}$ на катушке (см. рис. 6.14, б) практически невозможно по двум причинам. Первая — невозможность получения идеального скачка напряжения на катушке из-за паразитной межвитковой емкости, которая ранее принималась равной нулю, вторая — невозможность получения идеального линейного нарастания напряжения, что рассматривалось в предыдущем параграфе.

Заметим, что в качестве генератора ЛИТ принципиально можно использовать операционный усилитель, включив нагрузку в цепь отрицательной обратной связи (рис. 6.16). Действительно, через элементы $R1$ и L проходит один и тот же ток, не зависящий от параметров катушки, $i = u_{вх}/R_1$, который при линейно нарастающем напряжении на входе изменяется по тому же закону. При необходимости иметь значительный ток нужно располагать ИМС ОУ большой мощности или дополнить приведенную схему специальным выходным каскадом.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

- Покажите на временных диаграммах, как изменится $u_{вых}$ (см. рис. 6.3), если: а) увеличить C , б) уменьшить R_k .
- Как увеличить длительность прямого хода пилообразного импульса в схемах рис. 6.3, 6.4?
- Как уменьшить длительность обратного хода пилообразного импульса в схемах рис. 6.3, 6.4?
- Объясните, как обеспечивается линейность нарастания $u_{вых}$ в схемах (см. рис. 6.3, 6.4, 6.6, 6.7, 6.9).
- Назовите причины нелинейности нарастания $u_{вых}$ в схеме рис. 6.9.
- В чем преимущество запуска фантастрона (см. рис. 6.11) через разделительный диод?
- Докажите устойчивость исходного состояния ждущего фантастрона (см. рис. 6.11).

8. Объясните, как обеспечивается линейность нарастания $u_{вых}$ в схеме фантастрона (см. рис. 6.11).

9. Как изменить длительность импульсов фантастрона, частоту их следования в ждущем и автоколебательном режимах?

10. Как следует выбирать R_k для получения линейно нарастающего напряжения u_C в схеме ГЛИТ (см. рис. 6.15)?

11. Начертите временные диаграммы $u_C = f(t)$, $i_C = f(t)$ и $u_R = f(t)$ для схемы рис. 6.15.

12. Сложением напряжений u_C и u_R найдите форму напряжения, подводимого к катушке L (см. рис. 6.15).

усилителях и дискретных компонентах (среди которых активными элементами являются главным образом транзисторы).

§ 7.2. ТРАНЗИСТОРНЫЕ ТРИГГЕРЫ

Физические процессы в триггере раскрываются наиболее полно при рассмотрении его схемы на дискретных компонентах. Поэтому первыми рассмотрим такие триггеры.

Основные схемы транзисторных триггеров. К основным схемам транзисторных триггеров относятся симметричные триггеры с внешним и автоматическим смещениями и несимметричный триггер.

Симметричный триггер с внешним смещением. Схема этого триггера изображена на рис. 7.1, а. Она содержит два резистивных усилительных каскада на транзисторных ключах — инверторах; выход каждого из них связан с входом другого резистивным делителем RR .

Легко установить, что при двух открытых транзисторах в схеме имеется положительная обратная связь, которая в сочетании с усилительными свойствами каскадов обеспечивает лавинное протекание процессов.

Изложенное указывает на аналогию триггера с мультивибратором (см. § 5.2). Однако в мультивибраторе связь между каскадами емкостная. Различие в характере связи определяет следующие особенности триггера по сравнению с мультивибратором.

В мультивибраторе разрядка хронирующего конденсатора приводит к изменению потенциала базы запертого транзистора, к его отпиранию и последующему опрокидыванию схемы. Цепь связи в триггере не содержит подобным образом




Рис. 7.1

ГЛАВА 7 ТРИГГЕРЫ

§ 7.1. ОБЩИЕ СВЕДЕНИЯ

Устройство, имеющее два устойчивых состояния, называют триггером. В одном из них на выходе триггера присутствует высокий потенциал, в другом — низкий. Аналогично мультивибратору, переход триггера из одного состояния в другое происходит лавинообразно, но только с приходом переключающего (запускающего) сигнала.

По принципу действия триггер напоминает взвешенную пружину, которая спускается внешней силой. Отсюда еще одно название триггера — спусковое устройство.

В интервале между переключающими сигналами состояние триггера не меняется, т. е. триггер «запоминает» поступление сигнала, отражая это величиной потенциала на выходе. Это дает возможность использовать триггер как элемент памяти. Если совокупность триггеров установить в одинаковое (исходное) состояние, а затем на каждый триггер подать сигнал, соответствующий элементу цифрового кода (см. § 1.3), то на выходах триггеров устанавливаются и могут неограниченно долго присутствовать потенциалы, представляющие этот код в параллельной форме.

При переключении триггера потенциалы на его выходе меняются лавинообразно, т. е. на выходе формируется прямоугольный импульс с крутыми фронтами. Это позволяет использовать триггер для формирования прямоугольных импульсов из напряжения другой формы (например, из синусоидального).

При поступлении каждой пары переключающих импульсов потенциал на выходе триггера меняется от высокого к низкому и обратно, т. е. на выходе формируется один импульс. Таким образом, триггер можно использовать как делитель частоты переключающих импульсов на два.

Указанные и другие применения триггеров достаточно подробно описаны в этой и следующей главах.

Промышленность выпускает разнообразные типы триггеров в интегральном исполнении. Кроме того, они могут быть выполнены на цифровых интегральных микросхемах, операционных

разряжающегося конденсатора. Поэтому самопроизвольного опрокидывания триггера быть не может — он переключается под действием внешних импульсов.

В мультивибраторе уменьшение, к примеру, отрицательного потенциала коллектора транзистора передается через конденсатор связи на базу другого транзистора в виде положительного перепада. В триггере при аналогичных изменениях потенциала коллектора потенциал базы другого транзистора тоже повышается, но остается отрицательным. Следовательно, транзисторы триггера не могут запираться подобно транзисторам мультивибратора. Этим диктуется необходимость ввести в схему триггера источник внешнего положительного смещения $+E_b$ (рис. 7.1, а). Теперь база каждого транзистора имеет потенциал, значение которого лежит между $+E_b$ и отрицательным потенциалом коллектора другого транзистора. При этом, как будет показано, каждый транзистор сможет оказаться запертым. Наконец, еще одна особенность триггера, обусловленная характером связи между его каскадами, состоит в том, что из-за деления перепадов на резисторах $R - R_b$ условие самовозбуждения выполняется труднее, чем в мультивибраторе.

Опишем устойчивые состояния схемы и ее переключения.

Предположим, что транзистор $VT1$ заперт. Тогда при правильно выбранных сопротивлениях делителя $R1 - R_{b2}$ потенциал базы транзистора $VT2$ может быть достаточно отрицательным для насыщения транзистора. При этом $u_{x2} \approx 0$ и потенциал базы транзистора $VT1$ не может быть отрицательным, т. е. $VT1$ действительно заперт. Этим доказано, что при одном отпертом транзисторе другой будет заперт.

Чтобы вывести схему из устойчивого состояния, можно подать положительный запирающий импульс на базу открытого транзистора. Предположим, что такой импульс подан на базу насыщенного сейчас транзистора $VT1$. При этом $VT1$ выйдет из насыщения и потенциал его коллектора станет более отрицательным, через делитель $R1 - R_{b2}$ отрицательный перепад передастся на базу транзистора $VT2$, что вызовет отпирание $VT2$. Вследствие этого появится ток i_{x2} , потенциал коллектора u_{x2} станет менее отрицательным, через делитель $R2 - R_{b1}$ это изменение передастся на базу транзистора $VT1$, ток i_{x1} уменьшится, потенциал коллектора u_{x1} , а следовательно, и базы $VT2$ станет более отрицательным, ток i_{x2} возрастет и т. д. Лавинообразный процесс увеличения тока i_{x2} и уменьшения тока i_{x1} завершится запиранием транзистора $VT1$ и отпиранием транзистора $VT2$, т. е. переключением триггера в другое устойчивое состояние. Для нового переключения триггера положительный запускающий импульс нужно подать на базу насыщенного сейчас транзистора $VT2$.

Временные диаграммы переключающих импульсов и импульсов, формируемых на коллекторах транзисторов, приведены на рис. 7.1, б. Здесь и далее импульсы на временных диаграммах изображены идеальными: длительность фронтов принята равной нулю.

Переключение триггера форсируется ускоряющими конденсаторами $C1, C2$ (рис. 7.1, а). Во время лавинообразного опрокидывания схемы напряжение на них практически не успевают изменяться — конденсаторы $C1, C2$ представляют собой короткозамкнутые участки цепи. Поэтому изменения тока в базовой цепи транзистора под влиянием скачка напряжения на коллекторе другого плеча ограничиваются только входным сопротивлением транзистора. В отсутствие конденсаторов $C1, C2$ изменения базовых токов ограничивались бы и резисторами $R1, R2$.

Наряду с этим ускоряющие конденсаторы оказывают и отрицательное влияние. После каждого опрокидывания схемы конденсатор, присоединенный к коллектору закрывшегося транзистора, заряжается, а присоединенный к коллектору открывшегося транзистора разряжается. Это приводит к необходимости увеличивать интервал между двумя запускающими импульсами. Последние следует подавать с таким расчетом, чтобы к приходу очередного импульса напряжения на конденсаторах уже установились.

Кроме того, зарядка ускоряющего конденсатора через коллекторный резистор закрывшегося транзистора приводит к удлинению переднего фронта отрицательного импульса, а длительная разрядка — к искажению заднего фронта. Однако эти процессы делятся значительно меньшее время, чем зарядка и разрядка хронирующих конденсаторов в мультивибраторе, поэтому на форму выходных импульсов они существенного влияния не оказывают.

Симметричный триггер с автоматическим смещением. Напряжение, запирающее транзистор, можно получать не от специального источника, а с резистора R_b в общей эмиттерной цепи (рис. 7.2). Действительно, ток отпертого транзистора создает на этом резисторе напряжение, которое через резистор R_b прикладывается между базой и эмиттером другого транзистора, запирая его. Чтобы устраниТЬ отрицательную обратную связь во время формирования фронтов импульсов, резистор R_b шунтируют конденсатором C_3 .

В рассматриваемой схеме потенциал эмиттера U_e , через насыщенный транзистор передается его




Рис. 7.2

коллектору. Вследствие этого потенциал коллектора меняется от $u_s \approx -E_x$ (транзистор заперт) до $u_s \approx -U_3$ (транзистор отперт). В результате амплитуда формируемого импульса $U_m \approx E_x - U_3$, что меньше амплитуды импульса $U_m \approx E_x$ на выходе схемы (см. рис. 7.1, a).

Триггер (см. рис. 7.1, a и 7.2) имеет два выхода. Потенциалы на них взаимно инвертированы: высокий потенциал на одном выходе соответствует низкому потенциалу на другом (см. рис. 7.1, б). Один из выходов называют прямым (его обычно обозначают Q или P), другой — инверсным (обозначают \bar{Q} или \bar{P}).

О состоянии триггера судят по состоянию его прямого выхода. Если на нем установился потенциал, кодируемый логической единицей, то говорят, что триггер находится в состоянии единицы, и часто обозначают это как $Q=1$ (или $P=1$). Один вход, по которому запускающий импульс переключает триггер в состояние $Q=1$, называют входом установки триггера в единицу и обозначают S . Другой называют входом установки триггера в нуль и обозначают R . Входы S и R являются информационными: через них в триггер поступает информация, выраженная наличием или отсутствием переключающего сигнала.

Триггеры (см. рис. 7.1, a и 7.2) называют триггерами с установочными входами или RS -триггерами. Условное обозначение их приведено на рис. 7.3; на рисунке верхний выход триггера — прямой, нижний (обозначенный кружком) — инверсный.

В рассмотренных триггерах сигналы на входах S и R продолжают воздействовать на его элементы и после переключения; такие входы называют статическими. После переключения других типов триггеров такое воздействие (за счет особенностей внутренней структуры) прекращается; в этом случае входы называются динамическими, их обозначают косой черточкой.

Несимметричный триггер с эмиттерной связью (триггер Шмитта). Схема такого триггера приведена на рис. 7.4, a. Здесь перепады напряжения с левого плеча на правое передаются, как обычно, через делитель $R-R_{B2}$, а с правого на левое плечо — через общий резистор R_3 в цепи обоих эмиттеров. Шунтировать этот резистор конденсатором нельзя; в

противном случае напряжение на R_3 не сможет быстро изменяться. Конденсатор C является ускоряющим. Делитель $R1-R2$ обеспечивает необходимый режим работы транзистора $VT1$.

Данная схема, как и рассмотренные ранее, обладает двумя устойчивыми состояниями. Рассмотрим, как обеспечиваются эти состояния.




Рис. 7.3

Каждый транзистор схемы будет заперт, если его эмиттер имеет более отрицательный потенциал, чем база. Пусть, например, транзистор $VT1$ насыщен; тогда потенциал его коллектора можно считать равным отрицательному потенциальному эмиттеров ($U_{K1} \approx U_3$). Напряжение U_{K1} делится цепью $R-R_{B2}$ и лишь часть его подается на базу транзистора $VT2$:

$$u_{B2} \approx \frac{U'_3}{R+R_{B2}} R_{B2}.$$

Таким образом, база $VT2$ имеет менее отрицательный потенциал, чем эмиттер, так что при отпертом транзисторе $VT1$ транзистор $VT2$ заперт.

Когда отперт и насыщен транзистор $VT2$, то $VT1$ заперт только в том случае, если напряжение на эмиттерах U'_3 превышает по абсолютному значению напряжение на базе U_{B1} . Это условие выполняется подбором сопротивлений плеч делителя $R1-R2$ и тока насыщения транзистора $VT2$.

Рис. 7.4, б иллюстрирует разные состояния триггера. Когда транзистор $VT1$ отперт, $|U_{B1}| > |U'_3|$; если же $VT1$ заперт, то $|U_{B1}| < |U'_3|$. Так как $U_{B1} = \text{const}$, то из двух приведенных неравенств следует, что $|U'_3| > |U_{B1}|$.

Чтобы запереть открытый транзистор $VT1$, нужно сообщить его базе положительный потенциал, больший разности $|U_{B1}| - |U'_3|$. Чтобы отпереть этот транзистор, нужно сообщить его базе отрицательный потенциал, превышающий разность $|U'_3| - |U_{B1}|$.

Изменяя параметры схемы, можно регулировать разности напряжений:

$$\Delta U' = |U_{B1}| - |U'_3|$$

и

$$\Delta U'' = |U'_3| - |U_{B1}|.$$

При $\Delta U' = \Delta U''$ триггер может переключаться разнополярными напряжениями одинакового уровня. При $\Delta U' \neq \Delta U''$ переключение осуществляется разнополярными напряжениями разных значений.




Рис. 7.4

Переход триггера из одного состояния в другое происходит следующим образом. Пусть на базу открытого транзистора $VT1$ подается положительный импульс, под действием которого транзистор выходит из насыщения, и потенциал его коллектора становится более отрицательным. Это изменение подается через делитель $R - R_{B2}$ на базу транзистора $VT1$, что увеличивает его ток i_{32} . В результате увеличивается напряжение на резисторе R_3 , так что транзистор $VT1$ дополнительно прикрывается, и т. д. Процесс завершается тем, что $VT1$ запирается, а $VT2$ насыщается. Аналогично протекает и обратное лавинообразное опрокидывание.

Во время лавины напряжение на R_3 меняется под действием двух противоположно изменяющихся токов, один из которых увеличивается (в рассмотренном случае i_{32}), а другой — уменьшается (i_{31}). Однако, несмотря на это, процесс развивается в нужном направлении, так как изменение тока Δi_{32} всегда превышает Δi_{31} . Действительно, изменение напряжения между базой и эмиттером транзистора $VT1$ равно изменению напряжения на резисторе R_3 . Изменение же напряжения между базой и эмиттером транзистора $VT2$ (при правильно подобранных элементах схемы) намного больше, так как на базу $VT2$ передаются усиленные перепады напряжения с коллектора $VT1$. Поэтому если транзистор $VT1$ запирается, а $VT2$ отпирается, то ток i_{32} увеличивается в большей степени, чем уменьшается ток i_{31} . В результате напряжение на резисторе R_3 в процессе опрокидывания увеличивается и транзистор $VT1$ действительно запирается.

Выходные импульсы снимаются с коллектора транзистора $VT2$, не связанного непосредственно с другими элементами схемы. Благодаря этому нагрузка не оказывает на них существенного влияния.

Триггер Шмитта часто используют для формирования прямоугольных импульсов из напряжения произвольной формы, в частности синусоидального. Как только под действием $u_{\text{зап}}$ (рис. 7.4, в) потенциал базы транзистора $VT1$ станет равным потенциальному эмиттера ($u_B = U_E$), транзистор $VT1$ отпирается и схема лавинообразно опрокидывается. При этом на выходе триггера формируется крутой фронт импульса. В результате опрокидывания транзистор $VT1$ насыщается, а $VT2$ запирается. При этом потенциал эмиттера принимает значение U_E . В то время как транзистор $VT2$ остается запертым, на выходе формируется плоская вершина импульса. Когда под действием $u_{\text{зап}}$ потенциал базы $VT1$ сравняется с новым значением потенциала эмиттера ($u_B = U_E'$), начнется новый лавинообразный процесс — формирование заднего фронта импульса, после чего схема вернется в первоначальное состояние.

Легко заметить, что при синусоидальном напряжении на входе моменты опрокидывания определяются значениями $\Delta U'$ и $\Delta U''$

(рис. 7.4, в). Если $\Delta U' = \Delta U''$, то $VT1$ одинаковое время пребывает в открытом и запертом состояниях. При $\Delta U' \neq \Delta U''$ длительности импульса и паузы различны.

Благодаря лавинообразному формированию фронтов триггер Шмитта по сравнению с ограничителями амплитуды обеспечивает лучшую форму импульсов при синусоидальном напряжении на входе.

Триггер Шмитта можно использовать как пороговое устройство: если входной сигнал достигает определенного порога, то триггер переключается. Величину порога можно менять, изменения потенциал базы транзистора $VT1$ (рис. 7.4, а) с помощью резисторов $R1, R2$. Из сказанного ранее легко определить величину порога для положительного и отрицательного входных сигналов.

Запуск транзисторных триггеров. Запуск триггера можно производить, запирая насыщенный транзистор или отпирая предварительно запертый.

Первый вариант предпочтительнее: на открытый транзистор с весьма малым входным сопротивлением переключающий импульс воздействует меньшее время, чем при втором варианте. Этим уменьшается энергия, потребляемая от генератора запуска. В этом случае ускоряющие конденсаторы могут иметь меньшую емкость, что сокращает время установления напряжений в схеме после опрокидывания.

Переключающий импульс должен иметь ограниченную длительность, с тем чтобы не влиять на схему после возникновения лавинообразного процесса. Поэтому составной частью цепей запуска часто являются дифференцирующие (укорачивающие) цепи. В указанном смысле цепи запуска (см. рис. 7.1, а и 7.2) полными не являются. Запуск триггера может быть раздельным и счетным.

Раздельный запуск. Такой запуск триггера показан на рис. 7.1, а и 7.2. Он необходим, когда по принципу работы устройства сигналы, переключающие триггер в состояния 1 и 0, поступают с двух точек схемы.

Триггер с раздельным запуском, в цепях которого установлены дифференцирующие цепи ($C1 - R1$ и $C2 - R2$), изображен на рис. 7.5.

Вследствие дифференцирования входных импульсов на резисторе $R1$ ($R2$) выделяются разнополярные остроконечные импульсы, что создает опасность вторичного переключения триггера от одного




Рис. 7.5

входного импульса. Такая опасность устраняется с помощью разделительных диодов $VD1$ и $VD2$, пропускающих на базы транзисторов импульсы только одной полярности.

Положительный прямоугольный импульс, поступающий на один из входов, дифференцируется, и соответствующий фронту положительный остроконечный импульс через разделительный диод $VD1$ или $VD2$ воздействует на базу насыщенного транзистора. Последний выходит из насыщения, развивается лавинообразный процесс и схема опрокидывается.

Следующее переключение схемы произойдет под действием импульса, поступившего на другой вход.

Счетный запуск. Счетный запуск осуществляется импульсом определенной полярности, поступающим на общий вход обоих плеч триггера. Часто такой триггер сокращенно называют счетным (T -триггером). Термин «счетный» соответствует тому, что совокупность подобных триггеров применяется для счета импульсов.

Как и при раздельном запуске, переключение триггера произойдет, если запускающий сигнал поступит на базу того транзистора, с которого оно должно начаться (положительный запускающий импульс должен поступить на базу насыщенного транзистора). Задача цепи запуска — направить каждый запускающий сигнал в нужном направлении. Кроме того, она должна устранить опасность повторного переключения от одного запускающего импульса, еще присутствующего на общем входе уже после опрокидывания триггера.

На рис. 7.6, а изображена схема триггера, цепь запуска которого решает указанные задачи. Принцип действия ее состоит в том, что за счет конденсатора «памяти» запускающий импульс попадает через диод на базу только того транзистора, с которого должно начаться переключение; после него благодаря другому конденсатору («памяти») второй диод не пропускает тот же запускающий импульс к базе другого транзистора.

Рассмотрим подробнее работу этой схемы. Ее цепь запуска содержит диоды $VD1$ и $VD2$, конденсаторы памяти C' и C'' и резисторы R' и R'' . Предположим, что в одном из устойчивых состояний триггера транзистор $VT1$ насыщен, а $VT2$ заперт ($u_{k1} \approx 0$; $u_{b1} < 0$; $u_{k2} \approx -E_k$; $u_{b2} > 0$). При этом анод диода $VD1$ имеет потенциал $u_{k1} \approx 0$, а его катод — потенциал $u_{b1} < 0$, так что $VD1$ отперт. Анод диода $VD2$ имеет потенциал $u_{k2} \approx -E_k$, а катод — потенциал $u_{b2} > 0$, так что $VD2$ надежно заперт напряжением $u \approx E_k$. Через резисторы R_{k1} , R'' и выходное сопротивление генератора запуска конденсатор C' заряжен до напряжения $u_{C'} \approx -E_k$. Напряжение на конденсаторе C' $u_{C'} \approx 0$.

Положительный запускающий импульс проходит через приоткрытый диод $VD1$ на базу транзистора $VT1$. В результате $VT1$




Рис. 7.6

выходит из насыщения, ток его уменьшается, потенциал коллектора становится более отрицательным — отрицательный перепад передается на базу транзистора $VT2$ — и последний отпирается. Через два открытых транзистора замыкается петля положительной обратной связи — возникает лавинообразный процесс, который приводит к переключению триггера: транзистор $VT1$ запирается, а транзистор $VT2$ переходит в режим насыщения.

Вслед за этим обратного опрокидывания не произойдет. Действительно, после отпирания $VT2$ к аноду диода $VD2$ кроме запускающего импульса приложено запирающее напряжение с конденсатора C'' , состояние которого за время опрокидывания не изменяется. Поэтому к открывшемуся транзистору $VT2$ положительный импульс с входа сейчас не пройдет.

После переключения триггера конденсаторы C' и C'' начнут перезаряжаться через резисторы R' и R'' . После перезарядки напряжения на конденсаторах примут значения $u_{C'} \approx -E_k$, $u_{C''} \approx 0$. Значительно раньше закончится запускающий импульс, а следующий сумеет пройти только через диод $VD2$ на базу отпетого сейчас транзистора $VT2$.

Таким образом, в рассмотренной схеме диоды $VD1$ и $VD2$ пропускают каждый запускающий импульс только на базу отпетого транзистора, а конденсаторы C' и C'' , «запомнивая» состояние, в котором схема находилась до переключения, препятствуют

обратному опрокидыванию ее под действием еще не закончившегося импульса запуска.

Временные диаграммы триггера со счетным запуском приведены на рис. 7.6, б. Из них следует, что каждой паре входных запускающих импульсов соответствует один импульс на выходе, т. е. триггер делит на два количества поступающих на вход импульсов.

Условное изображение триггера со счетным запуском приведено на рис. 7.6, в. Заметим, что в изображении такого триггера символ у счетного входа может отсутствовать.

Быстродействие транзисторных триггеров. Быстродействие триггера выражается в герцах и оценивается наибольшим числом переключений, которое может быть осуществлено в 1 с. Оно является одной из важных характеристик триггера, определяющих возможность его использования в устройствах импульсной и вычислительной техники, автоматики и т. д.

Быстродействие обратно пропорционально разрешающему времени — минимальному времени интервалу, за который триггер изменяет свое состояние на противоположное. Если разрешающее время триггера больше паузы между соседними запускающими импульсами, то под действием второго из них переключения не произойдет.

Стадия переключения триггера. Разрешающее время равно сумме длительностей стадий переключения. Процесс переключения можно разделить на четыре стадии, качественное описание которых дается далее.

Стадия рассасывания начинается с момента воздействия запускающего импульса на базу отпиршего транзистора и заканчивается выходом его из насыщения. Во время этой стадии (t_p) ток и потенциал коллектора практически не меняются. Длительность рассасывания уменьшается с увеличением запирающего (текущего в базу) тока I_{bx} генератора переключающих импульсов и возрастает с увеличением степени насыщения S транзистора.

Стадия подготовки начинается с момента выхода из насыщения отпиршего транзистора и продолжается до отпирания запертого прежде транзистора. Длительность ее (t_n) тем меньше, чем меньше напряжение $u_{B_{зап}}$, которым заперт данный транзистор, и чем быстрее изменяется напряжение на коллекторе противоположного транзистора, передаваемое на базу данного. Поэтому, в частности, ограничивают напряжение источника, запирающего транзистор: $E_K \leq (0,1 - 0,2) E_B$.

Стадия опрокидывания характеризуется лавинообразным изменением токов и напряжений в схеме, когда оба транзистора находятся в активном режиме и через них замыкается петля положительной обратной связи. Заканчивается эта стадия запиранием одногого из транзисторов. Длительность ее (t_o) зависит от инерционности транзисторов.

Стадия установления завершает переключение триггера. В течение этой стадии достигают установленных значений три напряжения: на коллекторах обоих транзисторов и на базе закрывшегося транзистора.

Напряжение на коллекторе закрывшегося

транзистора (например, $VT1$ на рис. 7.1, а) достигает значения $u_{K1} \approx -E_K$ постепенно (рис. 7.7) из-за наличия конденсатора $C1$. После переключения триггера конденсатор $C1$ заряжается от источника E_K через открытый эмиттерный переход $VT2$ и резистор R_{K1} , на котором ток зарядки создает напряжение (аналогично было в мультивибраторе).

Напряжение на коллекторе открывшегося транзистора ($VT2$) достигает значения $u_{K2} \approx 0$ постепенно (рис. 7.7) из-за того, что его коллекторный ток нарастает экспоненциально.

Длительности установления на коллекторе отрицательного ($t_{уст}^{(-)}$) и положительного ($t_{уст}^{(+)}$) перепадов напряжения показаны на рис. 7.7.

Напряжение на базе закрывшегося транзистора (например, $VT1$) достигает установленного значения постепенно из-за разрядки ускоряющего конденсатора противоположного плеча ($C2$). Эта разрядка происходит через резистор $R2$ и одновременно через резистор R_{B1} — источник E_B — транзистор $VT2$. Ток разрядки создает на резисторе R_{B1} напряжение, за счет которого потенциал базы закрывшегося транзистора $VT1$ выше этого значения, которое будет в установленном режиме. Последний наступит после разрядки конденсатора.

Время, занимаемое стадией установления, определяется самым длительным из процессов установления трех напряжений: обычно на коллекторе или базе закрывшегося транзистора.

Разрешающее время (определенное минимально допустимым интервалом между запускающими импульсами) $t_{разр} = t_n + t_o + t_p + t_{уст}$.

Обычно стадия установления занимает большую часть времени переходного процесса и определяет разрешающее время.

Разрешающее время, а следовательно, и быстродействие триггера зависят от инерционности транзисторов, а также от величин емкостей конденсаторов и сопротивлений резисторов схемы, определяющих длительности перезарядки конденсаторов.

Основными методами повышения быстродействия транзисторных триггеров являются использование высокочастотных транзисторов, устранение насыщения, уменьшение времени установления напряжения на ускоряющих конденсаторах.

Схемы быстродействующих триггеров. На рис. 7.8 изображена схема триггера, в которой каскады являются ненасыщенными ключами с нелинейной отрицательной обратной связью. Подробно такие ключи (на транзисторах $n-p-n$) рассмотрены в § 2.7. В схеме (рис. 7.8) отрицательная обратная связь создается открывшимся диодом ($VD1$ или $VD2$) в процессе отпирания каждого транзистора. При этом коллектор транзистора (например, $VT1$) через диод $VD1$ и резистор R'' подключается к базе.




Рис. 7.7




Рис. 7.8

§ 7.3. ИНТЕГРАЛЬНЫЕ ТРИГГЕРЫ

Интегральный триггер может быть выполнен монолитным (триггер интегрального исполнения) или реализован на логических микросхемах. Оба вида интегральных триггеров имеют обычно одинаковую функциональную структуру.

Интегральные триггеры бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Аналогично триггеру на дискретных компонентах, интегральной асинхронный триггер имеет лишь информационные входы, сигналы на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизующий (тактирующий, тактовый) вход; сигналы на информационных входах действуют на такой триггер только при сигнале на синхронизирующем входе.

Асинхронный RS-триггер. На выходе элемента И—НЕ (ИЛИ—НЕ) имеется инвертор (усилитель). Поэтому на двух таких элементах можно выполнить триггер, если вход одного элемента соединить с выходом другого.

Полученный таким образом триггер является асинхронным RS-триггером. Он имеет два входа: S — установки триггера в 1, R — установки триггера в 0.

Асинхронный RS-триггер — простейший интегральный триггер, применяющийся самостоятельно, а также входящий в состав более сложных интегральных триггеров в качестве запоминающей ячейки.

RS-триггер на элементах ИЛИ—НЕ. Прежде всего рассмотрим воздействие на такой триггер (рис. 7.10, a) комбинаций сигналов

$$S=1, R=1 \text{ и } S=0, R=0.$$

Сочетание $S=1, R=1$ является запрещенным, так как при нем на обоих выходах триггера устанавливаются логические 0, и после снятия входных сигналов состояние его непредсказуемо.

Для элемента ИЛИ—НЕ логический 0 является пассивным сигналом: с поступлением его на вход состояние выхода элемента не изменяется. Поэтому появление комбинации $S=0, R=0$ не изменяет состояния триггера.

Логическая 1 для элемента ИЛИ—НЕ является активным сигналом: наличие ее на входе однозначно определяет на выходе логический 0 вне зависимости от сигнала на другом входе. Отсюда следует, что переключающим сигналом для рассматриваемого триггера является

15*




Рис. 7.9




Рис. 7.10

Каждое верхнее по схеме плечо цепи связи составляется двумя резисторами (R_1 , R_1' и R_2 , R_2'), к точке соединения которых подключен катод диода. При этом если $VT1$ отпирается, а $VT2$ запирается, то катод диода $VD1$ окажется более отрицательным, чем база $VT1$. В результате диод открывается раньше, чем напряжение коллектора — база $VT1$ окажется положительным, т. е. насыщение $VT1$ будет устранено. Аналогично открывается диод $VD2$ при отпирании транзистора $VT2$ и запирании транзистора $VT1$.

На рис. 7.9 приведена схема триггера с эмиттерными повторителями, за счет которых существенно уменьшается время установления напряжений на ускоряющих конденсаторах. Коллектор каждого плеча триггера (транзисторы $VT1$ и $VT2$) связан с базой другого плеча через эмиттерный повторитель (транзисторы $VT3$ и $VT4$).

За счет малого выходного сопротивления $R_{\text{вых}}$ эмиттерного повторителя уменьшаются: 1) длительность фронта импульса, так как зарядка каждого ускоряющего конденсатора $C1$, $C2$ происходит через $R_{\text{вых}}$, а не через R_k (как в обычной схеме); 2) длительность среза импульса, потому что отпирание транзистора триггера осуществляется током, усиленным эмиттерным повторителем. Благодаря этому максимальная частота переключений данной схемы в 1,5—1,7 раза больше обычной.

В рассмотренной схеме выходное напряжение целесообразно снимать с выхода эмиттерного повторителя: оно несущественно отличается от напряжения на коллекторе триггера, но за счет малого выходного сопротивления эмиттерного повторителя меньше зависит от сопротивления нагрузки.

логическая 1, а также то, что вход S (установки триггера в состояние $Q=1$) должен быть связан с элементом, выход которого принят за \bar{Q} (рис. 7.10, а).

Из всего сказанного ясно, что для переключения триггера в состояние $Q=1$ на его входы следует подать комбинацию $S=1$, $R=0$, а для переключения в состояние $Q=0$ — комбинацию $S=0$, $R=1$.

Пусть триггер (рис. 7.10, а) находится в состоянии 0 ($Q=0$, $\bar{Q}=1$), а на входах действуют сигналы $S=0$, $R=0$. Для его переключения в состояние $Q=1$ подадим на входы комбинацию $S=1$, $R=0$. Тогда на выходе элемента Э2 установится логический 0, на входах элемента Э1 будут одновременно действовать логические 0 и на выходе Q установится логическая 1 — триггер переключается в новое состояние ($Q=1$, $\bar{Q}=0$). Для его переключения из этого состояния на входы должна поступить комбинация $S=0$, $R=1$. После этого на выходе Q будет логический 0, на входах элемента Э2 одновременно окажутся логические 0 и его выход примет потенциал, соответствующий $\bar{Q}=1$, — триггер переключается в состояние $Q=0$, $\bar{Q}=1$.

Из изложенного следует, что время переключения триггера ($t_{\text{пер}}$) равно удвоенному времени переключения логического элемента (удвоенному времени задержки $2t_3$). Часто, предусматривая запас, принимают $t_{\text{пер}} = 3t_3$. Для надежного переключения триггера длительность входного переключающего сигнала не должна быть меньше $t_{\text{пер}}$.

Условное изображение асинхронного RS-триггера со статическими входами приведено на рис. 7.10, б.

На входы элементов триггера поступают четыре сигнала: S , R , Q' , \bar{Q}' , где Q' и \bar{Q}' характеризуют исходное состояние триггера (до смены сигналов на входах S и R). Три из них (S , R , Q') являются независимыми переменными. Ими определяется новое состояние триггера (Q'^{+1}), в которое он переключается вслед за сменой сигналов на входах S и R . Указанная зависимость отражается переключательной табл. 7.1, где прочерком в столбце Q'^{+1} отмечены запрещенные комбинации сигналов на S - и R -входах.

На рис. 7.11 приведена идеализированная временная диаграмма RS-триггера, на которой время переключения триггера принято равным нулю. Предполагается, что до момента t_1 $S=0$, $R=0$, а триггер находится в состоянии $Q=0$. В момент t_1 комбинация $S=1$, $R=0$ переключает триггер в состояние $Q=1$. При $t=t_2$ на входах уста-




Рис. 7.11

навливается сочетание $S=0$, $R=0$, при котором состояние триггера сохраняется прежним. Комбинация $S=1$, $R=0$, появляющаяся в момент t_3 , и комбинация $S=0$, $R=1$ в момент t_4 никаких изменений не вносят — по-прежнему $Q=1$. Только в момент t_5 сочетание $S=0$, $R=1$ вызывает переключение триггера в состояние $Q=0$. Вслед за этим изменение логической переменной на входе R состояния триггера не меняет. Новое переключение происходит в момент t_6 при поступлении на входы комбинации $S=1$, $R=0$. Заметим, что запрещенное сочетание сигналов $S=1$, $R=1$ на диаграмме отсутствует.

Таблица 7.1

| Номер набора n | Q^t | S | R | Q^{t+1} |
|------------------|-------|-----|-----|-----------|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 1 |
| 3 | 0 | 1 | 1 | — |
| 4 | 1 | 0 | 0 | 1 |
| 5 | 1 | 0 | 1 | 0 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | — |

RS-триггер на элементах И-НЕ. Для элемента И-НЕ активным сигналом является логический 0: наличие его хотя бы на одном входе обуславливает на выходе логическую 1 независимо от сигналов на других входах. Логическая 1 для такого элемента является пассивным сигналом: с ее поступлением на вход состояние выхода элемента не изменяется.

В силу сказанного триггер на элементах И-НЕ (рис. 7.12, а) переключается логическим 0. На условном изображении такого триггера (рис. 7.12, б) это отражают инверсными входами.

Нетрудно понять, что для данного триггера комбинация входных сигналов $S=0$, $R=0$ является запрещенной, а комбинация $S=1$, $R=1$ не меняет его предыдущего состояния.

С учетом изложенного просто рассмотреть переключения триггера, что читатель легко сделает самостоятельно.




Рис. 7.12

Рис. 7.13

Так как триггеры на элементах ИЛИ—НЕ и И—НЕ переключаются противоположными логическими сигналами, то переключательную таблицу для рассматриваемого триггера можно получить из табл. 7.1, заменяя 1 на 0 и наоборот, в столбцах S и R . Более того, табл. 7.1 будет соответствовать триггеру на элементах И—НЕ, если считать, что в указанных столбцах записаны инверсии входных сигналов \bar{S} и \bar{R} . Чтобы подчеркнуть переключение триггера нулем, такие обозначения иногда ставят у его входных выводов.

Перенесем состояния Q^{t+1} триггера из табл. 7.1 в карту Карно (рис. 7.13). На запрещенных наборах ($n=3,7$) положим $Q^{t+1}=1$ и произведем склеивание членов, охваченных показанными контурами (подробно это было изложено в § 1.3).

Тогда в результате получим минимизированное выражение $Q^{t+1} = S + Q^t \bar{R}$.

Это выражение называется характеристическим уравнением RS -триггера. По нему можно определить состояние Q^{t+1} , в котором будет находиться триггер после поступления логических сигналов на S - и R -входы, если его исходное состояние соответствовало Q^t .

Синхронный RS -триггер. На входы логического элемента или устройства сигналы не всегда поступают одновременно, так как перед этим они могут проходить через разное число узлов, не обладающих к тому же одинаковой задержкой. Это явление называют состязаниями или гонками. В результате его в течение некоторого времени на входах создается непредвиденная ситуация: новые значения одних сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию элемента (устройства).

Последствия гонок можно устраниТЬ временным стробированием, когда на элемент кроме информационных сигналов подаются тактирующие (синхронизирующие) импульсы, к моменту прихода которых информационные сигналы заведомо успевают установиться на входах.

Одноступенчатый синхронный RS -триггер. На рис. 7.14, а изображена схема тактируемого RS -триггера. Она содержит асинхронный RS -триггер $T1$ с прямыми входами (собранный на элементах ИЛИ—НЕ) и два конъюнктора. Последние передают




Рис. 7.14




Рис. 7.15

переключающую логическую 1 с информационного S - или R -входа на соответствующие входы $T1$ только при наличии на синхронизирующем входе C логической 1. При $C=0$ информация с S - и R -входов на триггер $T1$ не передается. Условное изображение тактируемого триггера приведено на рис. 7.14, б.

На рис. 7.15 дана схема тактируемого RS -триггера, основу которого составляет асинхронный RS -триггер $T1$ с инверсными входами (аналогичный изображеному на рис. 7.12, а). Чтобы обеспечить переключающий логический 0 на соответствующем входе $T1$, в схеме использованы элементы И—НЕ. Логический 0 на выходе такого элемента будет при логических 1 на его входах, т. е. при $S=1$, $C=1$ или при $R=1$, $C=1$.

На рис. 7.16 приведены временные диаграммы триггера, изображенного на рис. 7.15, без учета времени его переключения. Переключение триггера в состояние $Q=1$ происходит при $S=1$ с поступлением синхроимпульса 2, когда на выходе S' появляется логический 0. Сигнал $S'=0$, возникающий при поступлении синхроимпульса 3, переключения не вызывает, так как до этого триггер уже установлен в единичное состояние. Синхроимпульс 4 с сигналом $R=1$ обеспечивает $R'=0$, что переключает триггер в состояние $Q=0$.

В тексте тактируемый RS -триггер сокращенно обозначают RSC .

Двухступенчатый синхронный RS -триггер. Рассмотренные RSC -триггеры переключаются при наличии на C -входе импульса или потенциала. Тактирование триггера фронтом импульса или перепадом потенциала можно обеспечить выполняя его двухступенчатым.




Рис. 7.16




Рис. 7.17

Каждая ступень такого триггера (рис. 7.17, а) представляет собой синхронный RS-триггер. При наличии на линии С логической 1 триггер T1 воспринимает информацию, поступившую по линиям S и R и определяющую его состояние. В это время на С-входе триггера T2 логический 0 за счет инвертора, и информация с выходов T1 не воздействует на T2. В момент окончания действия логической 1 на линии С ($C=0$) на выходе инвертора появляется логическая 1, разрешающая перезапись в T2 информации из T1.

Таким образом, в первую ступень информации с линий S и R записывается с приходом тактового импульса, т. е. по его переднему фронту; состояние первой ступени передается второй с окончанием тактового импульса, т. е. по его срезу.

Условное изображение двухступенчатого RS-триггера с динамическим С-входом, когда переключение происходит перепадом входного сигнала из 1 в 0 (перепадом 1/0), приведено на рис. 7.17, б.

Подчеркнем разницу между одноступенчатым и двухступенчатым синхронными триггерами. Одноступенчатый триггер (см. рис. 7.14, а) можно переключить, если при $C=1$ изменить комбинацию на установочных входах с прежней (например, $S=1$, $R=0$) на новую ($S=0$, $R=1$) или наоборот. В двухступенчатом триггере при $C=1$ вторая ступень отключена от первой, а при $C=0$ первая ступень не принимает информации с S- и R-входов. Только при изменении сигнала на тактовом входе информация из первой ступени перезаписывается во вторую, и состояния выходов Q и \bar{Q} изменяются.

По существу, переключение происходит в два такта; его осуществляют две последовательности импульсов, смешанные во времени. Одна из них действует на тактовый вход первой ступени, другая получается в данном случае ее инвертированием и снимается с выхода инвертора. Поэтому двухступенчатый триггер рассмотренной структуры называют двухтактным.

Синхронный триггер обычно имеет дополнительные асинхронные входы, по которым он вне зависимости от сигнала на тактовом входе переключается в состояние 1 (вход S) или 0 (вход R). Такие входы называются нетактируемыми. В тексте их указывают после информационных. Так, RS-триггер с асинхронными входами обозначается RSRs.

Функциональная схема двухступенчатого триггера на элементах И—НЕ с инверсными асинхронными входами изображена на рис. 7.18, а. Здесь на элементах Э3, Э4 и Э7, Э8 выполнены элементарные RS-триггеры. Входная логика каждого из них реализована на элементах Э1, Э2 и Э5, Э6, так что элементы Э3, Э4, Э1, Э2 составляют ведущий тактируемый RS-триггер, а элементы Э7, Э8, Э5, Э6 — ведомый тактируемый RS-триггер. Элемент Э9, входы которого объединены, является инвертором.

Входы \bar{S} и \bar{R} непосредственно воздействуют на RS-триггеры первой и второй ступеней, для чего эти триггеры выполнены на трехходовых элементах. Поэтому переключения триггера по входам \bar{S} и \bar{R} не требуют синхроимпульсов. При подаче на эти входы логической 1 ($\bar{S}=\bar{R}=1$) RSC-триггер работает как обычный синхронный RS-триггер, так как его ступени ею не переключаются. При $\bar{S}=0$, $\bar{R}=1$ RSC-триггер устанавливается в состояние $Q=1$, а при $\bar{R}=0$, $\bar{S}=1$ — в состояние $Q=0$.

Условное изображение тактируемого RS-триггера с инверсными асинхронными входами показано на рис. 7.18, б.

Триггер со счетным запуском (T-триггер). Триггер со счетным запуском должен переключаться каждым импульсом на счетном входе T (счетным импульсом).

T-триггер можно выполнить на базе RSC-триггера, если перед приходом каждого тактового импульса иметь на информационных входах потенциалы, которые после переключения должны быть на выходах Q и \bar{Q} . Такими потенциалами до переключения обладают соответственно выходы \bar{Q} и Q, так как в результате переключения выходы любого триггера, по существу, обмениваются потенциалами. Поэтому переключение каждым счетным импульсом будет обеспечено, если выход \bar{Q} соединить с S-входом, а выход Q — с R-входом.

Однако такой T-триггер на основе одноступенчатого RSC-триггера не будет нормально функционировать: переключение триггера и вследствие этого смена потенциалов на S- и R-входах происходит за столь короткое время, за которое импульс на тактовом входе не успевает закончиться. В результате под действием одного счетного импульса триггер может переключиться несколько раз и его окончательное состояние непредсказуемо. Для устранения этого явления надо задержать изменение потенциалов на выходах Q и \bar{Q} до окончания импульса на C-входе.




Рис. 7.18




Рис. 7.19

Такую возможность дает двухступенчатый *RSC*-триггер (рис. 7.19, а). С появлением тактового импульса триггер *T*1 первой ступени переключается в состояние, противоположное состоянию триггера *T*2. Но это не вызывает изменения потенциалов на выходах *Q* и *Q*_{bar}, так как на тактовом входе триггера *T*2 за счет инвертора сейчас присутствует логический 0. Только после окончания импульса на входе *T*1 переключится триггер *T*2 и произойдет изменение потенциалов на выходах *Q* и *Q*_{bar}, а также на *R*- и *S*-входах первой ступени.

В *T*-триггере, так же как в двухступенчатом тактируемом *RSC*-триггере, первая ступень переключается по переднему фронту входного импульса, а вторая — по срезу.

Условное изображение двухступенчатого *T*-триггера, переключающегося перепадом 1/0, приведено на рис. 7.19, б.

Триггер задержки (*D*-триггер). *D*-триггер имеет один информационный *D*-вход и тактовый *C*-вход. Он состоит из синхронного *RSC*-триггера, дополненного инвертором (рис. 7.20).

При *C*=1 потенциал *D*-входа передается на *S*-вход триггера *T*1 (*S*=*D*), а на входе *R* устанавливается потенциал *R*=*D*_{bar}, т. е. сигналы на *S*- и *R*-входах оказываются взаимно инвертированными (*S*=*R*_{bar}). Это приводит к тому, что любой сигнал на входе *D* создает на *S*- и *R*-входах комбинацию (*S*=1, *R*=0 или *S*=0, *R*=1), способную переключить триггер в состояние *Q*=*S*=*D*. Таким образом, при *C*=1 *D*-триггер является повторителем: на выходе *Q* повторяется потенциал входа *D*. Однако это повторение начинается только с поступлением тактового импульса на




Рис. 7.20




Рис. 7.21




Рис. 7.22

вход *C*, т. е. с задержкой относительно сменявшегося потенциала на *D*-входе.

При *C*=0 триггер *T*1 и *D*-вход разобщены, поэтому *S*=*R*=0 и триггер хранит информацию, поступившую при *C*=1 с *D*-входа.

На рис. 7.21 приведены временные диаграммы *D*-триггера. Выход *Q* повторяет состояние *D*-входа с поступлением очередного тактового импульса на вход *C*, т. е. с задержкой.

D-триггер можно выполнить двухступенчатым (двухтактным). При этом его первая ступень представляет собой одноступенчатый *D*-триггер, а вторая может быть синхронным *RSC*-триггером (рис. 7.22). Состояние *D*-входа передается первой ступени с приходом тактового импульса, т. е. по его переднему фронту; вторая ступень принимает состояние первой с окончанием тактового импульса, т. е. по его заднему фронту. Условное изображение двухтактного *D*-триггера приведено на рис. 7.23, а.

Если после каждого переключения обеспечить автоматическую смену уровня потенциала на *D*-входе, то с каждым импульсом на *C*-входе триггер будет менять свое состояние. Указанная смена потенциала будет осуществляться, если *D*-вход соединить с выходом *Q* (аналогично соединениям в *T*-триггере). *D*-триггер в таком счетном режиме изображен на рис. 7.23, б.

На рис. 7.24, а приведена схема *DV*-триггера. Легко понять, что при *V*=1 он функционирует аналогично *D*-триггеру (см. рис. 7.20). Если на *V*-входе установить логический 0, то триггер блокируется: его состояние остается таким, каким оно было до этой




Рис. 7.23




Рис. 7.24

Таблица 7.2

| J | K | Q^{t+1} |
|-----|-----|-------------|
| 0 | 0 | Q^t |
| 1 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 1 | \bar{Q}^t |

переключение JK -триггера в целом в состояние $Q=1$, а комбинация $J=0$, $K=1$ — в состояние $Q=0$.

Табл. 7.2 — сокращенная форма переключательной таблицы JK -триггера, в которой Q^{t+1} — состояние триггера после переключения по тактовому импульсу. При $J=K=0$ $Q^{t+1}=Q^t$ — триггер сохраняет предыдущее состояние; комбинация $J=K=1$ приводит к тому, что тактовым импульсом триггер переключается в состояние, противоположное предыдущему: $Q^{t+1}=\bar{Q}^t$. Сочетания $J=1$, $K=0$ и $J=0$, $K=1$ дают триггеру разрешение переключаться соответственно в состояния $Q=1$ и $Q=0$.

На рис. 7.26, а приведено условное изображение JK -триггера с инверсными S - и R -входами для асинхронной (нетактируемой) установки его в состояния 1 и 0, с динамическим тактовым входом C , изменение потенциала 1/0 на котором вызывает переключение. Триггер имеет три J -входа и три K -входа; каждая группа входов объединена конъюнкцией, т. е. элемент Э1 (см. рис. 7.25) имеет три входа J , а элемент Э2 — три входа K .

На базе тактируемого JK -триггера можно просто реализовать T -триггер (рис. 7.26, б), D -триггер (рис. 7.26, в) и DV -триггер (рис. 7.26, г); функционирование их в такой форме в дополнительных пояснениях не нуждается.

Триггер Шмитта. Интегральные триггеры Шмитта повторяют принципиальные особенности подобных триггеров на дискретных компонентах (см. рис. 7.4, а): одна связь плечсхемы — коллекторно-базовая, другая — эмиттерная.

На рис. 7.27 приведена схема триггера Шмитта на расширителях по ИЛИ для базовых ТТЛ-элементов. Расширители являются плечами схемы. Коллектор $VT2$ связан с базой $VT4$ через транзистор $VT3$, эмиттерная связь — через резистор R_3 . Подбором резисторов $R1$, $R2$ можно регулировать пороги срабатывания триггера.

установки вне зависимости от смены сигналов на D -входе и поступления синхронизирующих импульсов. Возможность отключать DV -триггер от информационных сигналов расширяет его функциональные возможности по сравнению с D -триггером. Условное изображение DV -триггера приведено на рис. 7.24, б.

Так как в рассматриваемых триггерах (см. рис. 7.20 и 7.24, а) информация поступает по одной шине — на D -вход, то явление гонок здесь исключено. Это позволяет использовать D -триггеры в быстродействующих цифровых устройствах.

JK -триггер. JK -триггеры обычно выполняются тактируемыми. Такой JK -триггер имеет информационные входы J и K , которые по своему влиянию аналогичны входам S и R тактируемого RSC -триггера: при $J=1$, $K=0$ триггер по тактовому импульсу устанавливается в состояние $Q=1$; при $J=0$, $K=1$ — переключается в состояние $Q=0$, а при $J=K=0$ — хранит ранее принятую информацию. Но в отличие от RSC -триггера одновременное присутствие логических 1 на информационных входах не является для JK -триггера запрещенной комбинацией; при $J=K=1$ триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом.

На рис. 7.25 изображена одна из функциональных схем JK -триггера. Она отличается от схемы T -триггера (см. рис. 7.19, а) элементами Э1 и Э2 входной логики первой ступени: для создания информационных входов J и K они выбраны трехходовыми. Переключающий вход C — динамический.

При $J=K=0$ на выходах злементов Э1 и Э2 устанавливаются логические 0, которые для триггеров с прямыми входами являются пассивными сигналами — триггер $T1$ и, следовательно, JK -триггер в целом сохраняют прежнее состояние.

Логическая 1 на одном из входов элемента И не определяет потенциал на его выходе, поэтому сочетание $J=K=1$ не влияет на входную логику первой ступени — схемы T - и JK -триггеров (см. рис. 7.19, а и 7.25) принципиально перестают отличаться, т. е. JK -триггер работает в счетном режиме.

Чтобы на выходе элемента Э1 появилась логическая 1 (которой триггер $T1$ может переключаться в состояние $P=1$), на его входах необходимо присутствие сигналов $J=1$, $C=1$, а также логической 1 с выхода Q . Аналогично, логическая 1 будет на выходе элемента Э2, когда $K=1$, $C=1$ и $Q=1$. Таким образом, комбинация $J=1$, $K=0$ обуславливает по тактовому импульсу




Рис. 7.25




Рис. 7.26




Рис. 7.27




Рис. 7.28

Отечественная промышленность выпускает триггеры Шмитта в виде монолитных интегральных схем. Кроме собственно триггера они обычно содержат сложный инвертор на выходе для повышения нагрузочной способности, а также входную логику, расширяющую функциональные возможности микросхемы.

Как уже отмечалось (см. § 7.2), триггеры Шмитта в основном используются как пороговые устройства и для формирования прямоугольных импульсов из напряжения произвольной формы.

На рис. 7.28, а приведена схема триггера Шмитта на операционном усилителе с положительной обратной связью. Если $u_{вх}$ является отрицательным, а по абсолютному значению превосходит напряжение на неинвертирующем входе $u_{вых}R_2/(R_1 + R_2)$, то напряжение $u_{вых} = U_{\max}$ (рис. 7.28, б) и имеет положительный знак. Изменение $u_{вх}$ не влияет на состояние выхода, пока оно не окажется выше $U_{\max}R_2/(R_1 + R_2)$. При этом выходное напряжение меняет знак и принимает значение $u_{вых} = U_{\min}$, которое сохраняется до тех пор, пока $u_{вх}$ не окажется отрицательным, а по абсолютной величине большим $U_{\min}R_2/(R_1 + R_2)$.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. Почему триггер можно использовать в качестве запоминающего устройства и как делитель частоты?
2. Объясните роль источника E_B в схеме рис. 7.1.

3. Какова роль ускоряющих конденсаторов в схеме триггера (см. рис. 7.1)?
4. Как влияет на работу триггера: а) пробой, б) обрыв ускоряющих конденсаторов?
5. Как влияет на работу триггера (см. рис. 7.2) пробой конденсатора C_E ?
6. Как влияет на работу триггера изменение емкостей ускоряющих конденсаторов?
7. Докажите, что оба состояния триггера (см. рис. 7.4) устойчивы.
8. Почему триггер Шмитта может быть использован в качестве: а) формирователя прямоугольного напряжения; б) порогового устройства?
9. Какова роль конденсаторов C' и C'' в схеме триггера со счетным запуском (см. рис. 7.6)?
10. Какова роль разделительных диодов в цепи запуска триггера (см. рис. 7.5)?
11. Что понимают под быстродействием триггера?
12. Перечислите факторы, ограничивающие быстродействие транзисторных триггеров.
13. Перечислите способы повышения быстродействия транзисторных триггеров.
14. Начертите временные диаграммы двухступенчатого синхронного RS-триггера, отразив в них переключение обеих ступеней.
15. Составьте переключательную таблицу T-триггера.
16. Начертите временные диаграммы T-триггера, отразив в них переключение обеих ступеней.
17. Составьте переключательную таблицу D-триггера.
18. Начертите временные диаграммы двухступенчатого D-триггера, отразив в них логические потенциалы всех характерных точек схем.
19. Как отразится на работе триггера Шмитта на ИМС ОУ (см. рис. 7.28): а) увеличение $R1$; б) уменьшение $R1$; в) уменьшение $R2$?

ГЛАВА 8

ФУНКЦИОНАЛЬНЫЕ УЗЛЫ ЦИФРОВЫХ И ИМПУЛЬСНЫХ УСТРОЙСТВ

§ 8.1. ОБЩИЕ СВЕДЕНИЯ

Совокупность электрорадиоэлементов, обеспечивающую заданное действие над сигналом и объединенную в конструктивно законченную сборочную единицу, называют функциональным узлом.

Функциональными узлами являются даже простые цифровые ИМС, рассмотренные ранее. Обычно функциональными узлами считают микросхемы, в которых структуры простых ИМС соединяются определенным образом для выполнения более сложных функций. Таковы, например, описанные в данной главе дешифраторы двоичных кодов, реализованные на конъюнкторах; счетчики импульсов, содержащие триггеры и конъюнкторы. Наряду с этим функциональный узел может состоять из нескольких микросхем, совместно выполняющих поставленную задачу.

Цифровые функциональные узлы могут быть *комбинационными* и *последовательностными*. Комбинационный узел не содержит элементов памяти — триггеров, благодаря чему сигналы на его выходах определяются только комбинацией входных сигналов в данный момент времени. Простейшим комбинационным элементом является, например, конъюнктор. Последовательственный узел содержит элементы памяти, которые хранят результат воздействия на узел входных сигналов в предыдущие моменты времени, поэтому сигналы на выходах такого узла определяются входными сигналами и состоянием элементов памяти, т. е. последовательностью входных сигналов. Примером простейшего последовательностного элемента является триггер.

Когда радиоэлектронная аппаратура изготавлялась из отдельных элементов (электронных ламп или транзисторов, резисторов, конденсаторов, индуктивных катушек), приходилось расчитывать и разрабатывать конструкцию каждого усилителя, триггера и т. д., из которых затем составлялся функциональный узел. В настоящее время промышленность выпускает в интегральном исполнении функциональные узлы различного назначения. Знание их структуры и возможностей поднимает проектирование на более высокую ступень: задачу, решаемую устрой-

ством, разработчик может представить как сумму более мелких задач, каждую из которых выполняет функциональный узел. При этом решаются вопросы получения наиболее рациональной структуры устройства, а также максимального использования выпускаемых промышленностью интегральных микросхем.

§ 8.2. СЧЕТЧИКИ

Счетчик предназначен для счета поступающих на его вход импульсов, в интервале между которыми он должен хранить информацию об их количестве. Поэтому счетчик состоит из запоминающих ячеек — триггеров.

Междуд собой ячейки счетчика соединяются таким образом, чтобы каждому числу импульсов соответствовали единичные состояния определенных ячеек. При этом совокупность единиц и нулей на выходах ячеек счетчика представляет собой *n*-разрядное двоичное число, которое однозначно определяет количество прошедших на входе импульсов. Поэтому ячейки счетчика называют его разрядами.

Каждый разряд счетчика может находиться в двух состояниях. Число устойчивых состояний, которое может принимать данный счетчик, называют его емкостью, модулем счета или коэффициентом пересчета.

Если с каждым входным импульсом зарегистрированное («записанное») в счетчике число увеличивается, то такой счетчик является суммирующим, если же оно уменьшается, то вычитающим. Счетчик, работающий как на сложение, так и на вычитание, называют *реверсивным*.

Счетчик, у которого под воздействием входного импульса состояния переключающихся разрядов изменяются последовательно друг за другом, называют счетчиком с последовательным переносом, а когда переключение происходит одновременно (или почти одновременно) — счетчиком с параллельным переносом. Счетчики могут выполняться на счетных триггерах.

Счетчики с последовательным переносом. В большинстве случаев счетчики строятся таким образом, чтобы записываемое в них число было выражено в натуральном двоичном коде. В таком коде «вес» единицы в младшем разряде равен единице, а в каждом последующем разряде вдвое больше, чем в предыдущем. В данном параграфе рассматриваются именно такие счетчики.

Суммирующий счетчик с последовательным переносом. Чтобы выяснить структуру суммирующего счетчика, прибавим к двоичному числу единицу. При этом имеем в виду, что при сложении единиц одноименных разрядов получается число, «вес»

которого вдвое превышает «вес» единицы в данном разряде, поэтому оно переносится в следующий старший разряд и записывается в нем как единица:

$$\begin{array}{r} 110110 \\ + \quad \quad 1 \\ \hline 110111 \end{array} \quad \begin{array}{r} 110111 \\ + \quad \quad 1 \\ \hline 111000 \end{array}$$

В каждом примере сравним поразрядно исходное число и результат (110110 и 110111 , а также 110111 и 111000). При этом будем говорить, что в ходе арифметического действия разряд исходного числа переключается, если в одноименном разряде результата записана другая цифра. Так, в исходном числе первого примера переключается только первый (младший) разряд, а в исходном числе второго примера переключаются с первого по четвертый разряды.

Выполнив указанное сравнение, приходим к выводу, что младший разряд исходного числа всегда переключается. Каждый более старший разряд переключается, если предыдущий переключается из 1 в 0. Так, второй разряд исходного числа в первом примере не переключается, так как предыдущий (младший) переключился из 0 в 1; во втором примере вслед за младшим разрядом переключился второй, третий и четвертый, так как каждый предыдущий переключался из 1 в 0. Отметим также, что переключение разрядов происходит последовательно друг за другом.

Перейдем к определению искомой структуры счетчика. Для этого поставим в соответствие: исходному числу — число, записанное в счетчик; прибавляемой единице — поступающий на вход импульс; единице, переносимой в следующий разряд, — перенос переключающего перепада из одного триггера счетчика в последующий.

По определению, триггеры (разряды) рассматриваемого счетчика переключаются последовательно друг за другом (как разряды двоичного числа в рассмотренных примерах). Поэтому работа его на сложение должна соответствовать рассмотренной процедуре арифметического сложения. Это означает, что счетные импульсы следует подавать на вход триггера первого (младшего) разряда, каждым из которых он должен переключаться; между собой триггеры должны быть соединены так, чтобы обеспечить переключение последующего, когда предыдущий перехо-




Рис. 8.1

дит из 1 в 0; все триггеры должны быть счетными, чтобы изменять свое состояние под действием каждого переключающего перепада.

Перечисленным требованиям удовлетворяет схема счетчика (рис. 8.1), реализованного на T -триггерах. Перепадом 1/0 первого входного импульса триггер T_1 устанавливается в 1; на его выходе появляется перепад 0/1, который не является переключающим для триггера T_2 . Второй входной импульс возвращает T_1 в нулевое состояние; на выходе Q_1 формируется перепад 1/0, переключающий T_2 в состояние 1. Третий импульс (аналогично первому) устанавливает в 1 первый триггер, на выходе которого формируется перепад 0/1. Четвертый импульс (аналогично второму) возвращает первый триггер в состояние 0; при этом на его выходе появляется перепад 1/0, которым в 0 устанавливается второй триггер, а перепадом 1/0 на выходе второго триггера в 1 устанавливается третий триггер.

Полное представление о состояниях счетчика (рис. 8.1) в зависимости от числа прошедших на входе импульсов дают временные диаграммы (рис. 8.2), где изображены последовательность входных импульсов (на входе T), а также состояния триггеров — первого (Q_1), второго (Q_2) и третьего (Q_3). Фронты импульсов на диаграммах показаны идеальными; потенциал, соответствующий логическому 0, считается равным нулю; переключающие перепады для наглядности помечены крестиками.

Рассмотрим действие на счетчик, к примеру, шестого импульса. По его спаду триггер T_1 устанавливается в 0, перепад 1/0 на его выходе Q_1 переключает в 1 триггер T_2 , а триггер T_3 остается в прежнем (единичном) состоянии, так как перепад 0/1 на выходе Q_2 не является переключающим. Аналогично можно рассмотреть действие и других импульсов.

Из временных диаграмм (рис. 8.2) можно сделать ряд выводов.

1. С наибольшей частотой (равной частоте входных импульсов) переключается входной триггер счетчика. Частота импульсов на выходе каждого триггера вдвое меньше частоты импульсов на его входе, а n разрядов счетчика (см. рис. 8.1) делят частоту входных импульсов в 2^n раз. При поступлении на вход счетчика числа импульсов, равного $K_{\text{ср}}$ (в рассмотренном случае восьми) на выходе Q_3 формируется один импульс. Таким образом, счетчик является делителем числа входных импульсов с коэффициентом деления (пересчета), равным $K_{\text{ср}}$.

2. В момент, предшествую-




Рис. 8.2

щий переключению очередного разряда, все предыдущие разряды счетчика находятся в состоянии 1.

3. Восьмой импульс для трехразрядного счетчика (см. рис. 8.1) является импульсом переполнения: им все триггеры устанавливаются в 0 (счетчик «обнуляется»). Девятым импульсом счетчик (см. рис. 8.1) вновь начинает заполняться. В общем случае число входных импульсов, которое может быть зарегистрировано счетчиком, равно $2^n - 1$, где n — число разрядов.

Заметим, что если счетчик используется по прямому назначению, то его емкость K_n должна превышать максимально возможное число поступающих импульсов, если же его применять для деления частоты входных импульсов, то его емкость должна быть равна требуемому коэффициенту деления.

Табл. 8.1 является переключательной таблицей суммирующего счетчика. В ее первом и четвертом столбцах указано число поступающих на вход импульсов — в десятичном (n_{10}) и двоичном (n_2) кодах. Двоичное число $Q_3Q_2Q_1$ по строке таблицы, представленное состояниями разрядов счетчика, совпадает, естественно, с числом n_2 .

Таблица 8.1

| Число входных импульсов n_{10} | $T_3 (Q_3)$ | $T_2 (Q_2)$ | $T_1 (Q_1)$ | Двоичный эквивалент числа n_2 |
|----------------------------------|-------------|-------------|-------------|---------------------------------|
| 0 | 0 | 0 | 0 | 000 |
| 1 | 0 | 0 | 1 | 001 |
| 2 | 0 | 1 | 0 | 010 |
| 3 | 0 | 1 | 1 | 011 |
| 4 | 1 | 0 | 0 | 100 |
| 5 | 1 | 0 | 1 | 101 |
| 6 | 1 | 1 | 0 | 110 |
| 7 | 1 | 1 | 1 | 111 |

Если в счетчике используются триггеры, переключающиеся перепадом 0/1, то вход последующего триггера нужно соединить с инверсным выходом предыдущего (рис. 8.3), на котором формируется этот перепад, когда по прямому выходу триггер переключается из 1 в 0.

Вычитающий счетчик с последовательным переносом. Чтобы выяснить принцип построения вычитающего счетчика, вычтем из двоичного числа единицу:

$$\begin{array}{r} 111001 \\ - 1 \\ \hline 111000 \end{array}
 \quad
 \begin{array}{r} 111000 \\ - 1 \\ \hline 110111 \end{array}$$

Если в каждом примере поразрядно сравнить исходное число

и результат (111001 и 111000, а также 111000 и 110111), то можно сделать вывод, что младший разряд исходного числа переключается всегда; каждый более старший разряд переключается, если предыдущий переключился из 0 в 1.

Применительно к рассматриваемому счетчику на вычитание это означает, что счетные импульсы

следует подавать на вход триггера младшего разряда, а между собой триггеры должны быть соединены так, чтобы обеспечить переключение последующего, когда предыдущий по прямому выходу переходит из 0 в 1. Для выполнения последнего условия счетный вход последующего триггера следует соединить с инверсным выходом предыдущего, если триггеры переключаются перепадом 1/0, или с прямым выходом, если триггеры переключаются перепадом 0/1.

Схема вычитающего счетчика на триггерах, переключающихся перепадом 1/0, приведена на рис. 8.4. По входам S в разряды счетчика заносится двоичное число, из которого нужно вычесть число, представляемое количеством входных импульсов.

Переключательная таблица вычитающего счетчика совпадает с табл. 8.1, если последнюю (за исключением крайних столбцов) читать снизу вверх. Пусть, например, в счетчик (рис. 8.4) записано число $5_{10} = 101_2$. Первым входным импульсом триггер T_1 переключится из 1 в 0 (по прямому выходу); при этом на инверсном выходе \bar{Q}_1 возникает перепад 0/1, которым триггер T_2 переключиться не сможет; в счетчике останется число $100_2 = 4_{10}$. Второй входной импульс устанавливает T_1 в состояние 1, на выходе \bar{Q}_1 появляется перепад 1/0, который переключает T_2 в состояние 1, а формирующийся при этом на \bar{Q}_2 перепад 1/0 переключает T_3 в состояние 0 — в счетчике остается число $011_2 = 3_{10}$. Аналогично




Рис. 8.3




Рис. 8.4

можно рассмотреть действие последующих входных импульсов. Очевидно, что после пятого входного импульса во все разряды счетчика будут записаны нули.

Нетрудно установить, что следующий импульс, воздействуя на обнуленный счетчик, переключит все его триггеры в 1.

Счетчики с последовательным переносом, имея простую структуру, обладают рядом недостатков. Один из них состоит в сравнительно низком быстродействии: к k -му разряду переключающий сигнал проходит через $k-1$ предыдущих, поэтому интервал между соседними входными импульсами должен превышать $t_n(n-1)$, где t_n — время переключения триггера; n — число разрядов счетчика. Другим недостатком является то, что в ходе переключения младшие разряды счетчика принимают уже новые состояния, в то время как старшие еще находятся в прежнем, т. е. при смене одного числа другим счетчик проходит ряд промежуточных состояний, каждое из которых может быть принято за двоичный код числа прошедших на входе импульсов.

Когда для устройства, куда входит счетчик, отмеченные недостатки являются существенными, используют счетчик с параллельным переносом.

Счетчики с параллельным переносом. Ко всем разрядам такого счетчика информация о состоянии предыдущих разрядов поступает параллельно, также одновременно поступают к ним счетные (входные) импульсы. При этом переключающиеся разряды переходят в новые состояния одновременно. Переключение их в нужной последовательности обеспечивается логическими цепями, которые при поступлении входного импульса одни триггеры удерживают от переключения, а другим разрешают переключаться. Триггеры такого счетчика, кроме счетного, должны иметь информационные входы, на которые поступают разрешения или запреты с логических цепей.

Суммирующий счетчик с параллельным переносом. В соответствии с выводом 2 очередной разряд суммирующего счетчика должен переключаться входным импульсом в 1, когда




Рис. 8.5


все предыдущие разряды уже находятся в этом состоянии. Такое условие выполняется, если на информационный вход каждого триггера подать конъюнкцию сигналов с прямых выходов предыдущих триггеров. Действительно, с конъюнктора на информационный вход триггера поступит разрешающая переключение 1, если все предыдущие триггеры находятся в 1, и по сигналу на счетном входе он переключится.

На рис. 8.5 представлена функциональная схема четырехразрядного счетчика с параллельным переносом на JK -триггерах. На тактовые входы C всех триггеров счетные импульсы поступают одновременно с входа T . Информационные входы J и K каждого триггера объединены. Триггер T_1 переключается каждым счетным импульсом, так как на его входы J и K постоянно подается 1. Остальные триггеры переключаются счетными импульсами при следующих условиях: T_2 — при $Q_1=1$; T_3 — при $Q_1=1, Q_2=1$; T_4 — при $Q_1=1, Q_2=1, Q_3=1$.

Недостатком описанного счетчика является необходимость иметь конъюнкторы с большим количеством входов, число которых должно возрастать с увеличением числа разрядов.

Количество входов конъюнктора ограничено. Поэтому в многоразрядных счетчиках используют конъюнкторы с небольшим числом входов, которыми составляют многовходовые. На рис. 8.6 изображена функциональная схема уже рассмотренного счетчика, содержащая двухходовые конъюнкторы. Элементы I_1 и I_2 составляют трехходовой конъюнктор, а элементы I_1 , I_2 , I_3 — четырехходовой. За счет последовательного включения конъюнкторов увеличивается время распространения логической 1 — сигнала, разрешающего переключение, т. е. уменьшается быстродействие счетчика. Однако время задержки сигнала логическим элементом в несколько раз меньше, чем триггером, поэтому выигрыш в быстродействии по сравнению со счетчиком с последовательным переносом все равно будет существенным.

Заметим, что на JK-триггерах, имеющих по несколько входов J и K (см. рис. 7.26, а), можно построить подобный счетчик без внешних конъюнкторов, но с ограниченным числом разрядов.



. Рис. 8.6

Реверсивный счетчик с параллельным переносом. Такой счетчик должен работать как на сложение, так и на вычитание. Из сравнения схем рис. 8.1 и 8.4 следует, что в суммирующем счетчике каждый последующий триггер получает информацию с прямого выхода предыдущего, а в вычитающем — с инверсного выхода, т. е. для перехода от сложения к вычитанию и обратно надо изменять подключение счетного входа последующего триггера к выходам предыдущего.

Такая программа реализуется в схеме реверсивного счетчика (рис. 8.7). До некоторой степени эта схема аналогична схеме суммирующего счетчика (см. рис. 8.6): на объединенные входы J и K каждого триггера подается конъюнкция сигналов с выходов предыдущих триггеров. Разница состоит в том, что входы J и K каждого триггера через дизъюнктор могут присоединяться к основному выходу предыдущего триггера (через конъюнктор верхнего ряда) или к инверсному выходу (через конъюнктор нижнего ряда).

Чтобы осуществить сложение, на шину сложения с входа D подается 1, которой вводятся в действие конъюнкторы верхнего ряда. При этом на шине вычитания присутствует 0, за счет чего конъюнкторы нижнего ряда выключены. Вычитание осуществляется при $D=0$, т. е. с подачей 1 на шину вычитания и 0 на шину сложения. Счетные импульсы поступают на вход T .

Каждый триггер переключается по тактовому входу C при $J=K=1$, что имеет место, когда на выходах всех предыдущих триггеров (на прямых — при сложении, на инверсных — при вычитании) будут единицы. Как следует из изложенного ранее, это является условием правильной работы счетчиков в натуральном двоичном коде.

Пусть, к примеру, в счетчик, установленный на сложение, записано число $100_2 = 4_{10}$ ($Q_3=1$, $Q_2=Q_1=0$). Так как при этом




Рис. 8.7

предыдущими разрядами обеспечивается $J_3=K_3=0$, $J_2=K_2=0$ и постоянно $J_1=K_1=1$, то первый счетный импульс может переключить только первый разряд. Вслед за этим с выхода Q_1 на входы J_2 , K_2 поступит 1, поэтому второй счетный импульс установит в 1 второй разряд и сбросит в 0 первый. Далее процесс счета протекает аналогично и с приходом на вход каждого счетного импульса регистрируемое в счетчике число возрастает на единицу.

Пусть при тех же условиях ($Q_3=1$, $Q_2=Q_1=0$) счетчик устанавливается в режим вычитания. Теперь входы J и K каждого триггера получают информацию с инверсного выхода предыдущего, т. е. сейчас $J_3=K_3=1$, $J_2=K_2=1$, $J_1=K_1=1$. Поэтому первый счетный импульс переключит все рассматриваемые разряды, установив $Q_3=0$, $Q_2=Q_1=1$, т. е. уменьшив предварительно записанное в счетчик число на единицу. Аналогично действует каждый входной импульс.

На рис. 8.8, а приведено условное изображение одного из типов реверсивных счетчиков. На входы +1, -1 подают счетные импульсы соответственно в режимах сложения и вычитания. Через входы предварительной записи $D1-D4$ в счетчик может быть записано число. Такая запись осуществляется с поступлением импульса на вход разрешения V . Выходы 1, 2, 4, 8 — выходы разрядов счетчика, цифры указывают на вес каждого из них.

На выход прямого переноса (P_+) проходит импульс с входа +1, осуществляющий обнуление счетчика. Он может быть записан в другой счетчик с тем, чтобы не потерять информацию о числе импульсов, прошедших на вход обнулившегося счетчика. Так, например, девять импульсов на входе предварительно обнуленного десятичного счетчика (с емкостью, равной десяти) устанавливают в 1 все его разряды. Десятый импульс вновь обнуляет счетчик, и с выхода P_+ единица переносится во второй десятичный счетчик, в котором вес ее равен десяти.

Импульс, поступающий на вход -1 после обнуления счетчика в режиме вычитания, устанавливает в 1 все его разряды и проходит на выход обратного переноса (займа) P_- , с которого можно вычесть единицу из другого счетчика и тем самым не исказить результат. Пусть, к примеру, в первый десятичный счетчик было исходно занесено число 9, а во второй, последовательно соединенный с ним, -2, т. е. полное число составляло 29. Девятый импульсом на входе -1 первый счетчик обнуляется, десятый импульс вновь записывает в него 9, а с выхода P_- из




Рис. 8.8

второго счетчика счищается единица — в двух счетчиках останется число 19, что соответствует разности 29 — 10.

В условных обозначениях конкретных типов счетчиков выходы переносов маркируют знаками $>$, $<$ и стоящими рядом числами. Так, у десятичного счетчика символы P_+ и P_- заменяются соответственно на ≥ 9 и ≤ 0 (рис. 8.8, б), а у двоичного счетчика с $K_{\text{сч}} = 16$ на ≥ 15 и ≤ 0 (рис. 8.8, в).

Некоторые реверсивные счетчики имеют один счетный вход, на который поступают импульсы как при сложении, так и при вычитании. При этом выбор режима осуществляется соответствующим потенциалом на специальном входе. По такому принципу построена схема на рис. 8.7.

Недвоичные счетчики. Счетчики, структура которых была рассмотрена ранее, являются двоичными. После поступления на вход двоичного счетчика 2^n импульсов он обнуляется, т. е. емкость такого счетчика $K_{\text{сч}} = 2^n$ (где n — число разрядов).

Недвоичный счетчик имеет емкость, меньшую 2^n , т. е. он обнуляется серией импульсов, число которых меньше 2^n . Недвоичные счетчики применяются обычно как делители частоты с коэффициентом деления $K_{\text{сч}} \neq 2^n$.

При проектировании недвоичного счетчика вначале определяют количество его разрядов n так, чтобы 2^n было большим ближайшим к $K_{\text{сч}}$ числом. Затем тем или иным методом исключают избыточные состояния счетчика, число которых равно $2^n - K_{\text{сч}}$. Так, для построения делителя частоты с $K_{\text{сч}} = 5$ нужно взять три триггера: $2^2 < 5 < 2^3$. При этом количество избыточных состояний $8 - 5 = 3$.

Счетчик с принудительной установкой разрядов в 1. Один из методов исключения избыточных состояний предусматривает принудительную установку некоторых разрядов счетчика в 1. На рис. 8.9 изображена функциональная схема делителя частоты с $K_{\text{сч}} = 5$, построенная по этому принципу.




Рис. 8.9

Перед началом работы импульсом на линии «Сброс в 0» счетчик обнуляется, а по входам S_1 и S_2 в первый и во второй разряды заносятся единицы, т. е. в счетчик записывается число 3. После первого входного импульса в счетчике оказывается число 4 — третий разряд устанавливается в 1, после четырех входных импульсов во всех разрядах оказываются единицы, а пятым импульсом счетчик обнуляется. При этом на выходе третьего разряда первый раз формируется перепад 1/0, который является признаком того, что на входе T прошло пять импульсов (пять таких перепадов). В соответствии со схемой рис. 8.9 этот перепад по цепи обратной связи через дизъюнкторы поступает на счетные входы первого и второго разрядов и записывает в них единицы, т. е. в счетчик уже автоматически заносится число 3. Элемент задержки D задерживает распространение выходного перепада 1/0 на время, достаточное для того, чтобы триггеры первого и второго разрядов завершили переключение в 0 после поступления на вход пятого импульса.

Счетчик с принудительным обнулением. Принцип действия такого счетчика состоит в том, что по достижении определенного состояния, соответствующего выбранному $K_{\text{сч}}$, он принудительно обнуляется, чем исключаются избыточные состояния.

На рис. 8.10 приведена схема такого счетчика (делителя) с $K_{\text{сч}} = 6$. Он содержит три триггера, которые могут обеспечить $K_{\text{сч}} = 2^3 = 8$. После поступления на вход T шести импульсов на прямых выходах триггеров T_2 и T_3 устанавливаются единицы, благодаря чему единицей с выхода коньюнктора все триггеры будут сброшены в 0. При этом на выходе T_3 первый раз появится перепад 1/0, свидетельствующий о том, что на входе делителя прошло шесть импульсов.

Счетчик с удержанием разрядов от переключения. Этот принцип исключения избыточных состояний состоит в том, что в зависимости от требуемого значения $K_{\text{сч}}$ некоторые разряды счетчика удерживаются от переключения. На рис. 8.11 приведена функциональная схема делителя частоты с $K_{\text{сч}} = 3$, соответ-




Рис. 8.10




Рис. 8.11

как в это время на его входе J_2 присутствует 0. Данное состояние счетчика соответствует второй строке переключательной табл. 8.2, в которой каждое состояние разрядов ($Q_1, Q_2, \bar{Q}_1, \bar{Q}_2$) показано после окончания на входе T n -го импульса.

Таблица 8.2

| n | $Q_1 (J_2)$ | Q_2 | $\bar{Q}_2 (J_1)$ |
|-----|-------------|-------|-------------------|
| 0 | 0 | 0 | 1 |
| 1 | 1 | 0 | 1 |
| 2 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 |

Второй входной импульс переключает оба триггера, так как перед его поступлением на входах каждого присутствуют единицы: $J_1 = \bar{Q}_2 = 1; J_2 = Q_1 = 1$. После этого $Q_1 = 0, Q_2 = 1$. Третий входной импульс не может изменить состояния триггера T_1 , так как он удерживается от переключения илем, поступающим с выхода \bar{Q}_2 на вход J_1 , но переключает в 0 триггер T_2 , чему соответствуют потенциалы на его входах: $J_2 = Q_1 = 0, K_2 = 1$. Таким образом, третьим входным импульсом делитель возвращается в исходное состояние ($Q_1 = 0, Q_2 = 0$), а на его выходе (Q_2) появляется перепад 1/0, свидетельствующий о том, что на выходе прошло три импульса (три таких перепада).

Счетчик с устанавливающим коэффициентом деления. У такого делителя можно менять коэффициент пересчета, не нарушая установленных связей между триггерами разрядов. Выполняется он на счетчике, имеющем входы предварительной записи (рис. 8.12).

На выход переноса P_+ проходит входной импульс, осуществляющий обнуление (переполнение) счетчика, а на выход заема P_- — входной импульс, поступающий вслед за осуществившим обнуление.

Так как в данном случае задействован выход заема, то с учетом предыдущего замечания коэффициент деления $N = K + 1$, а $K = N - 1$ — число, которое должно быть предварительно занесено в счетчик по входам $D1—Dn$. С приходом на вход разрешения предварительной записи (V) импульса «Начальная установка» двоичный код числа K записывается в счетчик.

Входные импульсы на вычитающем входе уменьшают содержимое счетчика. Когда на вход поступят $K = N - 1$ импульсов, счетчик обнуляется. Следующий N -й входной импульс пройдет на выход P_- (на выход делителя), а также на вход V , вновь разрешая занесение в счетчик числа $N - 1$. Таким образом, N импульсам на входе будет соответствовать один импульс на выходе.

Изменяя предварительно заносимое в счетчик число K , можно менять коэффициент деления N .

Аналогично можно организовать делитель с коэффициентом N , подавая входные импульсы на вход суммирования и связывая с входом V выход переноса P_+ . При этом по входам $D1—Dn$ должно быть занесено число $K = C - N$, где C — емкость счетчика (количество входных импульсов, поданных на обнуленный счетчик, которым он вновь обнуляется).

Десятичные счетчики. Особое место среди недвоичных счетчиков занимают десятичные (декадные) счетчики, имеющие коэффициент пересчета $K_{\text{ct}} = 10$. Десятичный счетчик позволяет индицировать число поступающих импульсов в привычном десятичном коде. Для получения указанного значения K_{ct} такой счетчик содержит четыре триггера, избыточные состояния которых исключаются тем или иным образом.

На рис. 8.13 изображена структурная схема счетчика, состоящего из трех последовательно соединенных десятичных счетчиков (декад) I, II, III. Информация о каждом из девяти импульсов накапливается в декаде; десятым импульсом она обнуляется, и I переписывается в следующую декаду. Следовательно, декада I обнуляется каждым десятым входным импульсом, II — каждым сотым, III — каждым тысячным. Если на вход T счетчика прошло, к примеру, 283 импульса, то декада I обнуляется 28 раз, после чего в нее еще записывается число 3; в декаду II переносится 28 единиц, которыми она обнуляется два раза, после чего в нее еще окажется записанным число 8; в декаду III из декады II переносятся две единицы.

Таким образом, в каждую декаду в двоичном коде записано число, соответствующее цифре в разряде десятичного числа. Такая система представления числа называется двоично-десятичной.




Рис. 8.13

Рис. 8.12

тичной. В этой системе число 283 записывается как 0010 1000 0011, где сохранены позиции десятичных разрядов: $0010_2 = 2_{10}$, $1000_2 = 8_{10}$, $0011_2 = 3_{10}$.

К выходам триггеров каждой декады можно присоединить дешифратор (см. § 8.4) и индикатор, с помощью которых двоичное число индицируется в десятичном коде.

В приведенном примере занесения в счетчик числа 283 предполагалось, что каждая декада работает в натуральном двоичном коде, т. е. с весами двоичных разрядов (начиная со старшего), соответственно равными 8, 4, 2, 1. В этом случае говорят, что декада работает в коде 8—4—2—1. Десятичные счетчики могут выполнять и с другими весами разрядов (могут работать в других кодах).

Счетчики входят в состав разнообразных цифровых устройств.

Интегральные микросхемы счетчиков. Отечественная промышленность выпускает разные типы счетчиков в виде интегральных микросхем.

На рис. 8.14, а приведено условное изображение микросхемы, содержащей счетчик с $K_{\text{ср}}=5$ и триггер, которые при последовательном соединении оставляют декаду, работающую в коде 8—4—2—1. Вход триггера (вывод 14) обозначен C_1 , а у его выхода (вывод 12) стоит цифра 1. Вход счетчика с $K_{\text{ср}}=5$ (вывод 1) обозначен C_2 , а у его выходов (выводы 9, 8, 11) стоят цифры 2, 4, 8. Счетчик обнуляется при одновременном наличии логических 1 на входах 2 и 3, что отмечено знаком конъюнкции. Одновременное присутствие единиц на входах 6 и 7 переключает триггеры $T1$ и $T4$ в состояния 1.




Рис. 8.14

На рис. 8.14, б изображена структура подобного счетчика. Триггер $T1$ — делитель на два (D_1), триггеры $T2$, $T3$, $T4$ и коньюнктор $K1$ составляют делитель на пять (D_2), аналогичный приведенному на рис. 8.10. Обнуление делителя D_2 осуществляется через дизъюнктор: с конъюнктором $K1$ (для получения $K_{\text{ср}}=5$) или с конъюнктором $K2$ (для обнуления всех четырех триггеров). По входам 6 и 7 микросхемы через конъюнктор $K3$ триггеры $T1$ и $T4$ могут быть установлены в состояние 1, т. е. в счетчик записано число 9.

Для получения десятичного счетчика выход триггера (вывод 12) надо соединить с входом делителя на пять (вывод 1). При этом цифры 1, 2, 4, 8 у выводов счетчика — веса соответственно первого, второго, третьего и четвертого двоичного разрядов.

На рис. 8.14, в показано использование рассматриваемой микросхемы как делителя частоты на шесть (см. также рис. 8.14, б). В десятичном счетчике (выводы 12 и 1 соединены) входы обнуления 2 и 3 соединены с выходами второго и третьего разрядов (выводы 9 и 8), на которых появляются единицы, когда в счетчик записано число 6. При этом он обнуляется (аналогично счетчику на рис. 8.10) и на выходе третьего разряда (на выводе 8) первый раз появляется перепад, свидетельствующий о том, что на входе прошло шесть импульсов.

На рис. 8.14, г изображен делитель частоты на семь, реализованный на той же микросхеме. Здесь с выходами второго и третьего разрядов (выводы 9 и 8) соединены входы S (выводы 6 и 7). После того как на входе пройдут шесть импульсов, на выходах этих разрядов появятся единицы; воздействуя на входы S , они установят первый и четвертый разряды в 1 — в счетчик будет занесено число 9. Поэтому седьмым входным импульсом десятичный счетчик будет обнулен.

На рассмотренной микросхеме можно выполнить делители и с другими коэффициентами деления, что читателю предоставляется сделать самостоятельно.

Наращивание разрядности счетчиков. Для получения такого эффекта, повышающего емкость счетчика (коэффициент пересчета делителя), счетчики соединяются последовательно. Рис. 8.15 иллюстрирует такое соединение.

При наращивании разрядности конкретных счетчиков схема соединений, изображенная на рис. 8.15, может усложняться дополнительными элементами и связями.




Рис. 8.15

§ 8.3. РЕГИСТРЫ

Регистр предназначен для хранения двоичного числа (слова). Поэтому основу его составляют запоминающие элементы — триггеры. В каждом из них должна храниться цифра разряда числа. Кроме хранения регистр может осуществлять сдвиг принятого слова, преобразование двоичного кода из прямого в обратный (когда единицы заменяются нулями, а нули — единицами) и наоборот, логические сложение и умножение.

В зависимости от способа ввода и вывода разряда числа различают регистры *параллельные*, *последовательные* и *параллельно-последовательные*. В параллельном регистре ввод и вывод слова осуществляется в параллельной форме — одновременно всех разрядов, в последовательном разряды числа вводятся и выводятся последовательно, в параллельно-последовательном регистре ввод числа осуществляется в параллельной форме, а вывод — в последовательной, или наоборот.

Параллельный регистр. На рис. 8.16 приведена функциональная схема параллельного регистра на RS-триггерах при однофазном способе приема числа $x_n \dots x_2 x_1$. Так как сигналы, поступающие только на входы S , не могут установить соответствующие триггеры в состояние 0 (из-за чего число будет записано с ошибкой), то перед приемом числа все триггеры регистра обнуляются. Для этого на шину «0» подается логический сигнал. Подготовка к приему новой информации составляет первый такт. Во втором такте по сигналу 1 на шине «П» («Прием») двоичное число $x_n \dots x_2 x_1$ всеми разрядами одновременно (параллельно) через конъюнкторы записывается в разряды регистра. Выдача числа в прямом коде осуществляется по сигналу 1 на шине $B_{\text{пр}}$, а в обратном — по сигналу 1 на шине $B_{\text{обр}}$.




Рис. 8.16

обходимость предварительной установки триггера в 0, так как теперь его состояние целиком определяется сигналами на S - и R -входах, т. е. цифрой в разряде кода. Такая запись числа осуществляется в один такт и производится намного быстрее, чем двухтактная.

Параллельный регистр может быть реализован и на других типах триггеров, имеющих информационные входы.

Условное изображение параллельного четырехразрядного регистра приведено на рис. 8.17, где $Q1 \dots Q4$ — выходы разрядов регистра, $D1 \dots D4$ — входы, с которых в регистр одновременно записываются все разряды заносимого слова, C — вход, импульс на котором разрешает запись с входов $D1 \dots D4$.

Последовательный регистр. В последовательных регистрах число вводится и выводится последовательно разряд за разрядом. Разряды такого регистра соединены последовательно. Каждый разряд выдает информацию в следующий и одновременно принимает новую информацию из предыдущего. Для этого каждый разряд должен иметь два запоминающих элемента. В первый передается информация из предыдущего разряда, одновременно второй передает свою информацию в следующий разряд; затем информация, принятая первым элементом, передается во второй, а первый освобождается для приема новой информации. Двухступенчатый триггер (например, JK-триггер, D-триггер) представляет совокупность двух запоминающих элементов, поэтому он один может составлять разряд последовательного регистра. Если в цепи таких триггеров вывести один соединить с входами другого, то по фронту тактового импульса во входную ступень каждого триггера будет заноситься информация из выходной ступени предыдущего триггера, а по спаду импульса она будет переписываться в выходную ступень. Теперь (по фронту следующего тактового импульса) во входной ступени триггера следующего тракта импульса) во входной ступени триггера информация может быть заменена новой (из предыдущего триггера) без опасения, что предыдущая будет потеряна.

Функциональная схема последовательного регистра приведена на рис. 8.18, где, к примеру, левый триггер предназначен для хранения старшего разряда числа, а правый — для хранения младшего разряда.

Разряды двоичного числа (в виде высоких и низких потенциалов) начиная с младшего разряда последовательно поступают на входы старшего разряда регистра. Поступление разрядов числа чередуется с поступлением импульсов сдвига, которыми вводимые разряды продвигаются вдоль регистра, пока младший разряд n -разрядного числа не окажется в младшем разряде регистра.




Рис. 8.17




Рис. 8.18

Для выдачи в последовательной форме записанного числа надо на входы старшего разряда регистра подать $x_i = 0$, $\bar{x}_i = 1$, а на шину импульсов сдвига — n импульсов. Первый импульс выдвинет из младшего разряда регистра младший разряд числа, на его место передвинется второй разряд числа и т. д. — все число сдвинется вдоль регистра на один разряд.

Одновременно с входов в старший разряд регистра будет записан 0. Второй импульс сдвига выдвинет из регистра второй разряд числа и продвинет 0 из старшего разряда регистра в соседний, более младший и т. д. После n импульсов сдвига число будет полностью выведено из регистра, в разряды которого окажутся записанными нули.

Регистр, в котором можно осуществить сдвиг числа, называется **сдвигающим** (сдвиговым). Сдвигающий регистр может быть **однонаправленным** (для сдвига числа в сторону младшего разряда — правый сдвиг, в сторону старшего разряда — левый сдвиг), а также **реверсивным**, обеспечивающим сдвиг в обе стороны.

На рис. 8.19 изображены сдвиговые регистры на D-триггерах со сдвигом слова вправо и влево.

Схема реверсивного сдвигового регистра изображена на рис. 8.20. При $V=1$ верхний ряд конъюнкторов заблокирован и в регистр сдвиговыми импульсами могут вдвигаться разряды слова слева направо с входа $D1$. При $V=0$ блокируется нижний ряд конъюнкторов и слово может вдвигаться в регистр с входа $D2$ справа налево.




Рис. 8.19




Рис. 8.20

Параллельно-последовательный регистр. Параллельно-последовательные регистры используются, в частности, для преобразования параллельной формы кода в последовательную и наоборот. Для решения первой задачи регистр, выполненный по схеме рис. 8.18, должен иметь триггеры с нетактируемыми входами S и R для записи слова в параллельной форме. С подачей импульсов сдвига этот код разряд за разрядом будет появляться на выходе триггера младшего разряда. При решении второй задачи число вводится в регистр последовательно разряд за разрядом, а снимается одновременно с выходов всех триггеров.

Если выходы последнего триггера (см. рис. 8.18) соединить с входами первого, то получится кольцевой регистр сдвига. Записанная в его разряды информация под воздействием сдвигающих импульсов будет циркулировать по замкнутому кольцу. Кольцевой регистр иначе называют кольцевым счетчиком. Его коэффициент пересчета равен числу разрядов n : единица, записанная в один из разрядов, периодически появляется в нем после того, как пройдут n сдвигающих импульсов.

Интегральные микросхемы регистров. Отечественная промышленность выпускает многие типы регистров в интегральном исполнении. На рис. 8.21 приведено условное изображение четырехразрядного параллельно-последовательного регистра со сдвигом вправо (микросхема серии K155).

Выбор режима (последовательный или параллельный ввод числа) определяется сигналом на входе $V2$: при логическом 0 регистр работает как сдвигающий, а при логической 1 — как параллельный.

Через вход $V1$ в первый разряд регистра последовательно вводятся разряды двоичного числа. Синхроимпульсы, поступающие на вход $C1$, обеспечивают их сдвиг.

По входам $D1—D4$ в регистр может быть занесено двоичное число в параллельной




Рис. 8.21




Рис. 8.22

форме всеми разрядами одновременно. Его запись происходит с поступлением синхроимпульса на вход C_2 .

В условных обозначениях регистров со сдвигом влево стрелка обращена в сторону, противоположную изображенной на рис. 8.21, а в реверсивных сдвигающих регистрах она изображается двунаправленной.

На рис. 8.22 показано наращивание разрядов последовательно-параллельного регистра. По каждому импульсу на входе C разряды вводимого слова с входа D вдвигаются в регистр. С выхода последнего разряда (Q_4) предыдущего регистра разряд слова поступает на вход D следующего, составляющих как бы непрерывную цепочку последовательно включенных триггеров.

§ 8.4. ДЕШИФРАТОРЫ И ШИФРАТОРЫ

Дешифраторы. Каждому цифровому коду на входах дешифратора соответствует логическая 1 (или логический 0) на определенном выходе.

Так, на одном выходе дешифратора появляется логическая 1, а на остальных — логические 0, когда на входных шинах устанавливается, к примеру, двоичный код десятичного числа четырех; логическая 1 на другом выходе и логические 0 на остальных появляются, когда на шинах присутствует двоичный код десятичного числа пяти и т. д. Таким образом, дешифратор расшифровывает (дешифрирует) число, записанное в двоичном коде, представляя его логической 1 (логическим 0) на определенном выходе.

Число входов дешифратора равно количеству разрядов поступающих двоичных чисел, а число его выходов — полному количеству различных двоичных чисел этой разрядности. Так как каждый разряд двоичного кода принимает два значения, то полное количество n -разрядных комбинаций (n -разрядных двоичных чисел) равно 2^n . Такое число выходов имеет любой полный дешифратор.

Рассмотрим принцип, который лежит в основе построения дешифратора.

Чтобы выяснить, является ли данное двоичное число известным ожидаемым, надо инвертировать цифры в определенных разрядах данного числа (где в ожидаемом числе находятся нули), а затем осуществить конъюнкцию всех разрядов преобразованного таким образом числа. Если ее результатом будет единица, то данное число является ожидаемым. Если в результате указанных действий появится нуль, то это означает, что в данном числе нули находятся не в тех или не только в тех разрядах, где они стоят в ожидаемом числе, поэтому после инверсии цифр в определенных разрядах не все цифры преобразованного числа оказались единицами и их конъюнкция дала нуль. В соответствии с изложенным дешифратор можно построить на инверторах и конъюнкторах, выходы которых являются выходами дешифратора.

Чтобы на выходе данного конъюнктора появлялась логическая 1, когда на входах дешифратора присутствует определенный двоичный код, надо соответствующим образом соединить их с входами конъюнктора. Легко понять, что одни входы конъюнктора должны соединяться непосредственно с теми входами дешифратора, на которых при данном коде присутствуют единицы; другие входы с оставшимися входами дешифратора должны быть соединены через инверторы.

Пусть на выходе определенного конъюнктора надо получить логическую единицу, когда на входах дешифратора появится, к примеру, код 01011, представляемый совокупностью высоких и низких потенциалов. Если инвертировать потенциалы на входах третьего и пятого разрядов и реализовать конъюнкцию инвертированных и неинвертированных потенциалов, то результатом будет 1. Очевидно, что если на входах присутствует совокупность потенциалов, отличающаяся от предыдущей хотя бы в одном разряде, то результатом описанных действий будет 0.

Изложенный принципложен в основу построения схемы, изображенной на рис. 8.23, а. Логическая 1 на выходе Y_0 должна фиксировать присутствие на входных линиях X_3, X_2, X_1 двоичного кода 000 десятичного числа 0, поэтому входы верхнего по схеме конъюнктора должны быть соединены с линиями $\bar{X}_3, \bar{X}_2, \bar{X}_1$, на каждой из которых присутствует логическая 1, когда на входных линиях $X_3 = X_2 = X_1 = 0$. Логическая 1, к примеру, на выходе Y_2 фиксирует появление на входных линиях \bar{X}_3, X_2, X_1 кода десятичного числа 2 (010), поэтому входы соответствующего конъюнктора должны быть соединены с линиями $\bar{X}_3, X_2, \bar{X}_1$, на каждой из которых имеется логическая 1, когда $X_3 = 0, X_2 = 1, X_1 = 0$. Аналогично соединяются с линиями входы других конъюнкторов.

Дешифратор (рис. 8.23, а) называется линейным (матричным, одноступенчатым). В нем каждый конъюнктор получает информацию о всех n разрядах кода, поэтому число его входов равно n (в данном случае — трем).




Рис. 8.23

Легко заметить, что возбуждается тот выход дешифратора, номер (адрес) которого в двоичном коде установлен на входах. Так, выход Y_1 (рис. 8.23, а) возбуждается с появлением на входах кода 001, выход Y_2 — с появлением кода 010 и т. д. Поэтому входы дешифратора нередко называют адресными.

На рис. 8.23, б изображена схема пирамидального дешифратора; предполагается, что входные переменные X_3, X_2, X_1 поступают на него в прямой и инверсной формах, благодаря чему схема дешифратора не содержит инверторов. В рассматриваемом дешифраторе конъюнкции входных переменных образуются постепенно. Вначале создаются всевозможные конъюнкции двух переменных X_1, X_2 , затем конъюнкции каждого из этих произведений и третьей переменной X_3 , взятой в прямой и инверсной формах, и т. д. Из принципа построения пирамидального дешифратора следует, что в нем используются двухходовые конъюнкторы. Количество их на входе дешифратора равно четырем, следующее «сечение» имеет восемь конъюнкторов, а число их на выходе дешифратора такое же, как в схеме рис. 8.23, а, т. е. в общем случае равно 2^3 . Каждый из выходов устройства, предшествующего дешифратору, нагружен только двумя его конъюнкторами.

Условное изображение дешифратора приведено на рис. 8.24, а. В данном случае он имеет четыре адресных входа (на которые поступают разряды входного кода с весами 8, 4, 2, 1), шестнадцать выходов и вход разрешения V , логическая единица на котором блокирует дешифратор: вне зависимости от входного кода на всех его выходах устанавливаются логические нули.

Некоторые типы дешифраторов имеют инверсные выходы (рис. 8.24, б): на возбужденном (активированном) выходе присутствует логический 0, в то время как на всех других — логические 1. Такие дешифраторы удобно использовать, когда активным




Рис. 8.24




Рис. 8.25

сигналом для выбора (ввода в действие, инициализации) устройства с выхода дешифратора является логический 0.

Дешифраторы широко используются в цифровой аппаратуре. Так, можно предусмотреть, чтобы с одного из выходов дешифратора на устройство поступал управляющий сигнал, когда на входах дешифратора появится определенный двоичный код. Он может, например, соответствовать превышению какого-либо параметра (температуры, напряжения и т. д.), который должен быть приведен к нормальному уровню указанным устройством.

Дешифратор является составной частью распределителя — узла, на выходах которого последовательно появляются импульсы, поступающие на вход. На рис. 8.25 приведена функциональная схема распределителя, содержащая счетчик и дешифратор. Каждый импульс на входе счетчика увеличивает на единицу зафиксированное в нем число. Благодаря этому логическая 1 поочередно появляется на выходах дешифратора. Распределители применяются при решении различных задач. В частности, сигналами с выходов распределителя можно осуществлять поочередное включение и отключение устройств, а также получать




Рис. 8.26

выборки сигнала через равные промежутки времени. В последнем случае выборки формируются с помощью ключа, который управляется логической 1 с одного из выходов распределителя и на время ее действия подключает источник сигнала к линии.

Рис. 8.26 иллюстрирует применение дешифратора для выбора того или иного элемента или устройства. Каждому из них присваивают определенный адрес (номер). Когда на входы дешифратора поступает двоичный код адреса, соответствующий элемент активизируется за счет появления логического 0 на связанным с ним выходе дешифратора, а остальные элементы остаются заблокированными.

Интегральные микросхемы дешифраторов. Отечественная промышленность выпускает несколько типов дешифраторов в виде интегральных микросхем.

На рис. 8.27 приведено условное изображение дешифратора (микросхема серии К155), имеющего четыре адресных входа (для кода 8—4—2—1) и два входа разрешения $V1$ и $V2$. Для работы дешифратора в режиме, описанном ранее, на входы $V1$, $V2$ следует подавать логические 0.

Наличие входов разрешения расширяет функциональные возможности микросхемы. На рис. 8.27 изображен составной дешифратор, рассчитанный на поступление 32 кодовых комбинаций. Их старший (пятый) разряд подается на вход $V2$ дешифратора $DC1$ непосредственно, а на вход $V2$ дешифратора $DC2$ — через инвертор. Поэтому первые 16 комбинаций (от 00000 до 01111), имеющие в пятом разряде 0, дешифрируются $DC1$ и блокируют $DC2$. Коды, имеющие в пятом разряде 1 (от 10000 до 11111), дешифрируются $DC2$ и блокируют $DC1$.

Общий случай расширения разрядности дешифраторов иллюстрирует рис. 8.28. Левый дешифратор постоянно активирован логической 1 на входе V . Кодами на его адресных входах




Рис. 8.27

может быть активирован (выбран) любой из дешифраторов $DC0$ — $DC15$. Выбор одного из выходов 0—15 каждого из них определяется кодом на объединенных входах 1, 2, 4, 8. Таким образом, любой из 256 (2^8) выходов может быть активирован восьмиразрядным кодом, четыре разряда которого выбирают номер дешифратора, а четыре — номер его выхода.

Шифраторы. Шифратор решает задачу, обратную дешифратору: на его выходах устанавливается код, соответствующий десятичному номеру входа, на котором появилась логическая 1.

При построении шифратора для получения натурального двоичного кода учитывают, что единицу в младшем разряде такого кода имеют нечетные десятичные цифры 1, 3, 5, 7, ..., т. е. на выходе младшего разряда должна быть 1, если она есть на входе № 1 или на входе № 3 и т. д. Поэтому входы под указанными номерами через элемент ИЛИ соединяются с выходом младшего разряда.

Единицу во втором разряде двоичного кода имеют десятичные цифры 2, 3, 6, 7...; входы с этими номерами через элемент ИЛИ должны подключаться к выходу шифратора, на котором устанавливается второй разряд кода. Аналогично, входы 4, 5, 6, 7, ... через элемент ИЛИ должны быть соединены с выходом, на котором устанавливается третий разряд, так как их коды имеют в этом разряде единицу, и т. д.

Схема шифратора, построенная в соответствии с изложенным принципом, изображена на рис. 8.29, а. Условное изображение шифратора приведено на рис. 8.29, б.

Шифраторы применяются в устройствах, преобразующих




Рис. 8.28




Рис. 8.29

один вид кода в другой. При этом вначале дешифрируется каждая комбинация исходного кода, в результате чего на соответствующем выходе дешифратора появляется логическая 1. Затем этот логический сигнал, значение которого определено номером выхода дешифратора, подается на шифратор и на его выходах устанавливается преобразованный код.

Примером использования шифраторов является устройство ввода двоичных кодов в цифровое устройство с клавиатурой. При нажатии клавиши на одном из входов шифратора появляется логическая 1 и на выходах устанавливается двоичный код, соответствующий нанесенному на клавишу знаку (букве, цифре и т. д.).

§ 8.5. КОММУТАТОРЫ

Устройство, осуществляющее переключение цепей, называется коммутатором.

Коммутаторы «с *n* входов на один выход». Коммутатор (рис. 8.30) дает возможность подключать канал *Y* к разным источникам информации (*D*₁, *D*₂, *D*₃). Выбор присоединяемого источника (входа коммутатора) осуществляется сигналом на адресном входе. Информация будет поступать из того канала *D*, на элемент И которого подается разрешение в виде логической 1 с одного из адресных входов *A*₁, *A*₂, *A*₃. Рассмотренный коммутатор выполнен на одной микросхеме, содержащей в корпусе три элемента И, выходы которых соединены с входами элемента ИЛИ.

Задачу, аналогичную той, которую решает коммутатор (рис. 8.30), выполняет мультиплексор — коммутатор, в котором выбор входа по его номеру (адресу) осуществляется двоичным кодом.

На рис. 8.31 приведена функциональная схема мультиплексора. Так же как схема рис. 8.30, он содержит конъюнкторы, к которым подходят информационные линии *D* и дизъюнктор,




Рис. 8.30




Рис. 8.31

каждый вход *D* подключается к выходу *Y* через соответствующий конъюнктор. Однако в данном случае коммутация осуществляется при наличии на конъюнкторе трех разрешающих логических единиц (с трех адресных входов) *A*₁, *A*₂, *A*₃. Таким образом, основу мультиплексора составляет дешифратор, у которого дополнительным входом каждого конъюнктора является информационный вход.

В соответствии с этим составлена схема (рис. 8.31). Данный мультиплексор имеет восемь информационных (*D*₀—*D*₇) и три адресных (*A*₁—*A*₃) входа. На адресные входы поступает трехэлементный цифровой код, полное число комбинаций которого равно 2^3 , т. е. восьми. Естественно положить, что код 111 должен обеспечить соединение выхода *Y* с входом *D*₇ ($111_2 = 7_{10}$), код 110 — с входом *D*₆ ($110_2 = 6_{10}$) и т. д., код 000 — с входом *D*₀.

Как и в дешифраторе, для разблокирования конъюнктора его входы надо соединить непосредственно с теми адресными входами, на которых при данном коде присутствуют единицы, и через инверторы — с теми входами, на которых находятся нули. Так, например, на второй сверху (на рис. 8.31) конъюнктор непосредственно поступает сигнал с входа *A*₁ и через инверторы — с входов *A*₃ и *A*₂, что при коде адреса 001 обеспечит на этом конъюнкторе три логические 1, т. е. подключение к выходу мультиплексора входа *D*₁. Входы нижнего (рис. 8.31) конъюнктора соединены с адресными входами непосредственно, что при коде адреса 111 обеспечит подключение к выходу мультиплексора информационного входа *D*₇.

Кроме прямого назначения мультиплексор может использоваться для преобразования параллельного кода на входах *D*₀—*D*₇ в последовательный код на выходе. Для этого код на адресных входах должен циклически изменяться, принимая все последовательные значения. Такое изменение кода можно обеспечить, присоединив к адресным входам выходы счетчика, последовательно изменяющего свое состояние под действием импульсов генератора.

Интегральные микросхемы мультиплексоров. Наша промышленность выпускает несколько типов микросхемных мультиплексоров. На рис. 8.32 показано условное изображение мультиплексора (микросхема серии К155), имеющего восемь информационных входов, три адресных входа для кода с весами 4, 2, 1, вход разрешения *V* и два выхода: прямой и инверсный. При наличии на входе *V* логической 1 мультиплексор блокируется: на прямом выходе устанавливается логический 0 вне зависимости




Рис. 8.32




Рис. 8.33

ды V непосредственно (мультплексор $D1$) и через инвертор (мультплексор $D2$). Коды первых восьми адресов (от 0000 до 0111) логическим 0 в четвертом разряде через инвертор блокируют $D2$ и осуществляют коммутацию первых восьми каналов. Коды, имеющие в четвертом разряде 1 (от 1000 до 1111), блокируют $D1$ и осуществляют коммутацию каналов от 8-го до 15-го.

На общий выход Y составного мультплексора цифровые сигналы должны поступать с выхода $D1$ (Y_1) или с выхода $D2$ (Y_2): $Y = Y_1 + Y_2 = \bar{Y}_1 \bar{Y}_2$. Соединения выходов на рис. 8.33 соответствуют этому выражению.




Рис. 8.34

от потенциалов на информационных входах.

Наличие входа разрешения позволяет увеличивать число коммутируемых информационных входов. На рис. 8.33 изображен составной мультиплексор, позволяющий соединять с выходом каждый из 16 каналов. Для этого старший разряд адресного кода (для коммутации 16 входов он должен быть четырехразрядным) подается на входы




Рис. 8.35




Рис. 8.36

гана, получим $Y = Y_1 + Y_2 = \bar{Y}_1 \bar{Y}_2$. Соединения выходов на рис. 8.33 соответствуют этому выражению.

Расширение разрядности мультиплексоров в общем случае иллюстрирует рис. 8.34. Здесь «мультиплексорное дерево» содержит четыре четырехходовых мультиплексора $MUX1$ — $MUX4$ с запараллеленными адресными входами $A0, A1$, которыми одновременно выбирается один из входов всех четырех элементов, а мультиплексор $MUX5$ кодом на адресных входах $A2, A3$ выбирает один из выходов Y_0 — Y_3 . Таким образом, четырехразрядный код на входах $A0$ — $A3$ соединяет с выходом только один из 16 входов ($16=2^4$) $D0$ — $D15$.

Коммутаторы «с одного входа на n выходов». На рис. 8.35 изображена схема коммутатора, позволяющего подключить источник цифровой информации D к разным каналам (Y_1, Y_2, Y_3). Выбор выходного канала осуществляется логической 1 с одного из адресных входов $A1$ — $A3$, активизирующей соответствующий конъюнктор. Коммутатор выполнен на одной микросхеме, содержащей в одном корпусе несколько элементов И.

Аналогичную задачу выполняет демультиплексор, условное изображение которого приведено на рис. 8.36. В отличие от коммутатора на рис. 8.35 выбор выхода демультиплексора осуществляется кодом на адресных входах. Нетрудно заметить, что в качестве демультиплексора может быть использован дешифратор (см. рис. 8.27), на один из входов разрешения которого ($V=D$) будет подаваться 1 или 0.

На рис. 8.37 показан общий случай наращивания разрядности демультиплексоров. В отличие от схемы, реализующей наращивание разрядности дешифраторов (см. рис. 8.28), в схеме рис. 8.37 на информационный вход $D DMX1$ поступают логические 1 и 0, в то время как на соответствующий вход разрешения $V DC1$ постоянно подается потенциал логической 1. Кодом на адресных входах $A0, A1$ выбирается один из выходов $DMX1$, с которым соединяется информационный вход, а кодом на $A2, A3$ — одновременно выбираются четыре одноименных выхода всех четырех демультиплексоров $DMX2$ — $DMX5$. В результате кодом $A0$ — $A3$




Рис. 8.37

выбирается один из 16 выходов, который оказывается соединенным с информационным входом D .

Совокупность мультиплексор — демультиплексор позволяет скоммутировать любой вход мультиплексора с любым выходом демультиплексора.

Аналоговый коммутатор с цифровым управлением. Нередко в устройствах имеется несколько источников аналоговых сигналов, каждый из которых должен быть соответствующим образом обработан. Чтобы обработку сигналов (для экономии аппаратных средств) можно было производить последовательно, используют аналоговые коммутаторы.

Аналоговый коммутатор содержит ряд ключей, на вход каждого




Рис. 8.38

одного из которых действует напряжение источника сигнала. Подобная структура изображена на рис. 2.26. Управление ключами производится с выходов дешифратора, на его вход поступает цифровой код (рис. 8.38, а). Условное изображение аналогового коммутатора приведено на рис. 8.38, б.

Для коммутации на выход линии $D0$ на адресных входах устанавливают код $A_0=0, A_1=0, A_2=0$, для аналогичного соединения линии $D1$ — код $A_0=1, A_1=0, A_2=0$ и т. д. Для периодического опроса источников сигналов адресные входы коммутатора подключают к выходам счетчика, на которых циклически изменяется код при поступлении входных импульсов.

§ 8.6. ЦИФРОВОЙ КОМПАРАТОР

Цифровой компаратор предназначен для сравнения двух двоичных чисел.

В табл. 8.3 указывается связь между сигналами на выходах и видах компаратора при сравнении одноразрядных чисел a и b , которые могут быть равны единице или нулю. На соответствующем выходе появляется логическая единица, когда в должном соотношении находятся сигналы на входах. Так, если $a=1, b=1$ (числа одинаковы), то функция, характеризующая равенство чисел, $F_{a=b}=1$, а функции, характеризующие их неравенство, $F_{a>b}=0$ и $F_{a<b}=0$. Аналогично заполняются другие строки таблицы.

Таблица 8.3

| Входы | | Выходы | | |
|-------|-----|-----------|-----------|-----------|
| a | b | $F_{a>b}$ | $F_{a=b}$ | $F_{a<b}$ |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 0 | 0 | 1 | 0 |

По известным правилам из табл. 8.3 можно записать следующие логические функции, характеризующие соотношение одноразрядных чисел: $F_{a>b} = ab$, $F_{a=b} = ab + \bar{a}\bar{b}$, $F_{a<b} = \bar{a}b$.

Если значения a и b таковы, что правая часть функции равна 1, то соотношение, указанное в левой части, выполняется. Если правая часть функции равна 0, то соотношение между a и b противоположно указанному.

Схема одноразрядного компаратора, реализующая приведенные функции, изображена на рис. 8.39.

Остановимся подробнее на равенстве чисел. Заметим, что




Рис. 8.39

функция $F_{a=b}$ — функция «Равнозначность». По смыслу она противоположна функции $F_{a \neq b}$ «Неравнозначность» («исключающее ИЛИ»):

$$F_{a \neq b} = a_1 \bar{b}_1 + \bar{a}_1 b_1 = a_1 \oplus b_1,$$

т. е.

$$F_{a=b} = \bar{F}_{a \neq b} = \overline{a_1 \bar{b}_1 + \bar{a}_1 b_1} = \overline{a_1 \oplus b_1}.$$

Поэтому проверку равенства пары одноименных разрядов двух чисел можно осуществить, используя «Равнозначность» (рис. 8.40, а) или элемент «Неравнозначность», дополненный инвертором (рис. 8.40, б).

Два числа A и B равны, если их одноименные разряды содержат одинаковые цифры ($a_0 = b_0$, И $a_1 = b_1$, И ..., И $a_{n-1} = b_{n-1}$), т. е. функция, характеризующая соотношение чисел, должна быть конъюнкцией функций, характеризующих соотношение цифр в их одноименных разрядах:

$$F_{A=B} = F_{a_0=b_0} F_{a_1=b_1} \dots F_{a_{n-1}=b_{n-1}}.$$

Когда цифры в одноименных разрядах чисел A и B одинаковы, на выходах всех элементов «Равнозначность» (рис. 8.41, а) логические единицы и $F_{A=B}=1$. Если хотя бы в одной паре




Рис. 8.40




Рис. 8.41

разрядов находятся разные цифры, то на выходе соответствующего элемента «Равнозначность» будет логический нуль и функция $F_{A=B}=0$, что указывает на неравенство чисел A и B .

Если цифры в одноименных разрядах чисел A и B одинаковые, то на выходах всех элементов «Неравнозначность» (рис. 8.41, б) логические нули, поэтому на выходе дизъюнктора — нуль, а на выходе инвертора — единица: $F_{A=B}=1$.

Рассмотрим случаи неравенства чисел. Выявление большего из двух многоразрядных чисел A и B начинается со старших разрядов; если они равны, то сравнивается следующая пара одноименных разрядов, и т. д.

Так, при неравенстве трехразрядных чисел ($A > B$) может быть: а) аналогичное неравенство старших разрядов ($a_2 > b_2$, $F_{a>b} = a_2 \bar{b}_2 = 1$); б) или при равенстве старших разрядов ($a_2 = b_2$, $F_{a=b} = a_2 b_2 + a_2 \bar{b}_2 = 1$) существует неравенство разрядов a_1 , b_1 ($a_1 > b_1$, $F_{a>b} = a_1 \bar{b}_1 = 1$); в) или при равенствах $a_2 = b_2$ ($F_{a=b} = a_2 b_2 + a_2 \bar{b}_2 = 1$) и $a_1 = b_1$ ($F_{a=b} = a_1 b_1 + a_1 \bar{b}_1 = 1$) существует неравенство разрядов a_0 , b_0 ($a_0 > b_0$, $F_{a>b} = a_0 \bar{b}_0 = 1$).

Обозначив для краткости $F_{a=b} = a_2 b_2 + a_2 \bar{b}_2 = F_2$, $F_{a=b} = a_1 b_1 + a_1 \bar{b}_1 = F_1$, запишем приведенные условия в виде

$$F_{A>B} = a_2 \bar{b}_2 + a_1 \bar{b}_1 \cdot F_2 + a_0 \bar{b}_0 F_2 F_1. \quad (8.1)$$

При $a_2 > b_2$ ($a_2 = 1$, $b_2 = 0$) конъюнкция $a_2 \bar{b}_2 = 1$ — функция $F_{A>B}=1$, что указывает на справедливость неравенства $A > B$. Когда $a_2 = b_2$ ($F_2 = 1$, $a_2 \bar{b}_2 = 0$), но $a_1 > b_1$ ($a_1 = 1$, $b_1 = 0$, $a_1 \bar{b}_1 = 1$), на справедливость неравенства $A > B$ указывает второй член записанной функции: $a_1 \bar{b}_1 \cdot F_2 = 1$. Если $a_2 = b_2$ ($F_2 = 1$, $a_2 \bar{b}_2 = 0$) и $a_1 = b_1$ ($F_1 = 1$, $a_1 \bar{b}_1 = 0$), но $a_0 > b_0$ ($a_0 = 1$, $b_1 = 0$, $a_0 \bar{b}_0 = 1$), то $a_0 \bar{b}_0 F_2 F_1 = 1$ и $F_{A>B}=1$.




Рис. 8.42

Функция (8.1) реализуется схемой рис. 8.42, а. На рис. 8.42, б она дополнена элементом «Равнозначность», на входы которого подаются разряды a_0, b_0 , конъюнктором, на выходе которого формируется функция $F_{A=B}$, и элементом ИЛИ—НЕ, на выходе которого формируется функция $F_{A < B}$. Когда $a_2 = b_2$ ($F_2 = 1$), $a_1 = b_1$ ($F_1 = 1$) и $a_0 = b_0$ ($F_0 = 1$), то $F_{A=B} = F_2 \cdot F_1 \cdot F_0 = 1$, т. е. $A = B$. Если в результате сравнения чисел $F_{A>B} = 0$ и $F_{A=B} = 0$, то на выходе ИЛИ—НЕ логическая 1 ($F_{A < B} = 1$), т. е. $A < B$.

По аналогичным схемам (рис. 8.42, б) выполняются компараторы для сравнения чисел с большей разрядностью.

На рис. 8.43 приведены условное обозначение компараторов




Рис. 8.43

K_2 воспринимает этот результат, с учетом которого формируется окончательный результат сравнения. Подобным образом можно осуществлять дальнейшее наращивание разрядности. Указанные потенциалы на входах компаратора K_1 младших разрядов обеспечивают правильное функционирование многокаскадного компаратора на данных микросхемах.

§ 8.7. СУММАТОРЫ

В § 8.2 описывалось сложение и вычитание двоичных чисел, одно из которых равно единице. Рассмотрим эти действия в общем случае.

Сложение одноразрядных двоичных чисел производится по следующим правилам:

$$\begin{array}{r} 0 & 1 & 0 & 1 \\ + & 0 & 0 & 1 \\ \hline 0 & 1 & 1 & 0 \end{array}$$

↑
Переполнение разряда — перенос
единицы в следующий разряд.

Результат сложения двух единиц равен 2_{10} (10_2) — вдвое превышает вес единицы в данном разряде, т. е. равен весу единицы в следующем разряде. Поэтому указанный результат переносится в виде 1 в следующий разряд, а в данном разряде записывается 0.

В таблице истинности (табл. 8.4) приведены все случаи сложения одноразрядных двоичных чисел. Она позволяет установить следующие логические выражения, связывающие выходы S и P с входами A и B :

$$S = A\bar{B} + \bar{A}B = A \oplus B, \quad (8.2)$$

$$P = AB. \quad (8.3)$$

Первое из них — выражение неравнозначности (исключающего ИЛИ), второе — конъюнкция A и B . По ним может быть синтезирован полусумматор — устройство, реализующее сложение двух одноразрядных чисел.

Таблица 8.4

| Слагаемые | | Результат в данном разряде (S) | Перенос в следующий разряд (P) |
|-----------|-----|------------------------------------|------------------------------------|
| A | B | | |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |

В соответствии с выражениями (8.2), (8.3) схема полусумматора содержит шесть элементов. С целью ее минимизации прибавим к функции S слагаемые $A\bar{A}$ и $B\bar{B}$, каждое из которых равно нулю. При этом

$$\begin{aligned} S &= A\bar{B} + \bar{A}B = A\bar{B} + \bar{A}B + A\bar{A} + B\bar{B} = \bar{A}(A+B) + \\ &+ \bar{B}(A+B) = (A+B)(\bar{A} + \bar{B}). \end{aligned}$$




Рис. 8.44

По теореме де Моргана, $\bar{A} + \bar{B} = \overline{AB}$. Но $AB = P$, поэтому

$$S = (A + B) \bar{P}.$$

Выражения $S = (A + B) \bar{P}$ и $P = AB$ реализует схема рис. 8.44, а. Она содержит на два элемента меньше, чем составленная непосредственно по выражениям (8.2), (8.3). Условное изображение полусумматора приведено на рис. 8.44, б.

Полусумматор не имеет входа, на который мог бы передаваться перенос с предыдущего разряда, поэтому он может использоваться только для суммирования младших разрядов чисел.

При сложении двух многоразрядных чисел следует считаться с тем, что каждый разряд может получать единицу переноса из предыдущего разряда, а также передавать единицу переноса в следующий. С учетом этого составлена таблица истинности полного сумматора одноименных разрядов двух чисел (табл. 8.5), где A_i и B_i — цифры в одноименных разрядах чисел A и B ; P_{i-1} — перенос в разряд i из разряда $i-1$; S_i — результат сложения слагаемых, P_i — перенос из i -го разряда в следующий. Из этой таблицы следуют логические выражения, связывающие выходы S_i и P_i с входами A_i , B_i , P_{i-1} :

$$\begin{aligned} S_i &= A_i B_i P_{i-1} + \bar{A}_i \bar{B}_i P_{i-1} A_i \bar{B}_i \bar{P}_{i-1} + \bar{A}_i B_i P_{i-1} = \\ &= P_{i-1} (A_i B_i + \bar{A}_i \bar{B}_i) + \bar{P}_{i-1} (A_i \bar{B}_i + \bar{A}_i B_i). \end{aligned}$$

Таблица 8.5

| P_{i-1} | A_i | B_i | S_i | P_i |
|-----------|-------|-------|-------|-------|
| 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 0 | 0 | 0 | 0 |

Выражение в первых скобках — уравнение функции «Равнозначность», логически противоположной функции «Неравнозначность» («исключающее ИЛИ» — $A_i \oplus B_i$) во вторых скобках. С учетом этого

$$S_i = P_{i-1} (\overline{A_i \oplus B_i}) + \bar{P}_{i-1} (A_i \oplus B_i) \quad (8.4)$$

Считая P_{i-1} одной переменной, а $(A_i \oplus B_i)$ — второй, можно окончательно записать

$$S_i = (A_i \oplus B_i) \oplus P_{i-1}. \quad (8.5)$$

Из табл. 8.5 имеем

$$\begin{aligned} P_i &= A_i B_i P_{i-1} + A_i \bar{B}_i P_{i-1} + \bar{A}_i B_i P_{i-1} + \\ &+ A_i \bar{B}_i \bar{P}_{i-1} = A_i B_i (P_{i-1} + \bar{P}_{i-1}) + P_{i-1} \times \\ &\times (A_i \bar{B}_i + \bar{A}_i B_i) = A_i B_i + P_{i-1} (A_i \oplus B_i). \end{aligned} \quad (8.6)$$

Нетрудно заметить, что полный одноразрядный сумматор можно составить из двух полусумматоров. Действительно, как следует из выражения (8.5), на выходе полусумматора формируется функция «исключающее ИЛИ» входных переменных. Поэтому функцию S_i можно получить на выходе второго полусумматора (рис. 8.45), на один вход которого подается сигнал $A_i \oplus B_i$ с первого полусумматора, а на другой — сигнал переноса P_{i-1} из предыдущего разряда.

Из выражения (8.3) следует, что на выходе переноса формируется конъюнкция входных переменных, поэтому на выходе переноса первого полусумматора появляется функция $A_i B_i$, а на выходе второго полусумматора — функция $(A_i \oplus B_i) P_{i-1}$. Их дизъюнкция дает требуемое выражение (8.6).

Суммирование одноименных разрядов многоразрядных чисел может осуществляться параллельно и последовательно.

Сумматор параллельного действия (рис. 8.46, а) состоит из полных одноразрядных сумматоров, количество которых равно




Рис. 8.45




Рис. 8.46

числу разрядов складываемых чисел. Ввод слагаемых чисел и вывод результата происходит всеми разрядами одновременно в параллельной форме. Перенос с выхода сумматора одного разряда передается на вход переноса сумматора следующего разряда. Поэтому быстродействие сумматора определяется временем распространения сигнала переноса вдоль цепи одноразрядных сумматоров. Для повышения быстродействия используется ряд методов, в частности параллельное формирование переносов в специальном блоке ускоренного переноса. Условное изображение многоразрядного сумматора приведено на рис. 8.46, б.

При последовательном суммировании каждое число представляется в последовательной форме и одноименные разряды чисел, начиная с младших, синхронно вводятся в полный одноразрядный сумматор (рис. 8.47). По тактовым импульсам ТИ из сдвигающих регистров RG1 и RG2 на входы A и B сумматора попарно последовательно поступают разряды чисел. С выхода P сигнал переноса запоминается в триггере и задерживается на входе P_0 до поступления следующей пары разрядов, с которой он складывается. Затем новый сигнал переноса заносится в триггер. Разряды суммы тактовыми импульсами ТИ последовательно вдвигаются в регистр RG3, на выходах которого результат $A+B$ представляется в параллельной форме. Так как до суммирования $P=0$, то его следует начинать с младших разрядов, сумма которых определяется только их значениями. Достоинство сумматора последовательного действия состоит в простоте схемы, а недостаток — в низком быстродействии.

Вычитание можно заменить сложением, если соответствующим образом преобразовать вычитаемое. Покажем это сначала на десятичных числах. Пусть, к примеру, вычитаемое равно 17. Представим его в виде

$$-17 = -17 + 100 - 100 = 83 - 100 = \boxed{1} 83.$$

Запись числа в форме $\boxed{1} 83$ показывает, что оно содержит




Рис. 8.47

одну отрицательную сотню и 83 положительные единицы. Число 83 можно получить с помощью следующих действий: определить дополнение каждой цифры исходного числа 17 до наибольшей в разряде, т. е. до девяти. Результат подобного действия (в данном случае число 82) называют дополнением до девяти, суммирование его с исходным числом дает в каждом разряде 9; прибавить к младшему разряду полученного числа единицу. Результат этого действия (в данном случае 83) называют дополнением до десяти, так как сумма каждой пары одноименных разрядов исходного числа, этого дополнения и переноса равна 10.

В соответствии с приведенными правилами записывается любое отрицательное десятичное число: оно представляется дополнением до 10 и знаковым разрядом (выходящим за разрядную сетку исходного числа), содержащим единицу.

В качестве примера ниже приводятся представления нескольких отрицательных чисел: $-4 = \boxed{1} 6$; $-12 = \boxed{1} 88$; $-126 = \boxed{1} 874$.

При записи положительного десятичного числа в знаковый разряд заносят 0 (признак отсутствия отрицательного слагаемого), а в цифровые разряды — число в его обычной форме.

Пользуясь введенным представлением отрицательных чисел, приведем несколько примеров на вычитание, заменяя его сложением.

Пример 8.1. Определить разность $A-B$, если $A=53$, $B=17$. Представляя число -17 его дополнением до 10 (т. е. числом $\boxed{1} 83$), имеем

$$\begin{array}{r}
 [A]_{\text{доп}} = \boxed{0} 53 \\
 + [B]_{\text{доп}} = \boxed{1} 83 \\
 \hline
 [A+B]_{\text{доп}} = \boxed{0} 36
 \end{array}$$

В рассматриваемом примере фигурируют числа одинаковой разрядности (двухразрядные). Положительное уменьшающее (53) представлено в обычной форме и дополнено знаковым разрядом, в котором записана нуль. Последний означает, что за пределами разрядной сетки числа (в данном случае в третьем разряде) не содержится отрицательное число (в данном случае — 100). Нуль в знаковом разряде всегда является признаком положительного числа. Отрицательное вычитаемое (-17) представлено своим дополнением (83) и знаковым разрядом, в котором записана единица — признак отрицательного числа. В процессе сложения положительных чисел (53 + 83 = 136) образуется перенос +1 (число +100) в знаковый разряд, которая компенсирует -1 (число -100), поэтому результат оказался положительным (в его знаковом разряде 0). При положительном результате его величина выражается цифровыми разрядами (в данном случае числом 36).

Как нетрудно заметить, описанные действия равносильны тому, что знаковые разряды рассматриваются как цифровые, их сложение производится по обычным правилам с учетом переноса из предыдущего разряда, но перенос из знакового разряда игнорируется. Действительно,

$$\begin{array}{r}
 \boxed{0} 53 \\
 + \boxed{1} 83 \\
 \hline
 1 \boxed{0} 36
 \end{array}$$

↑
Перенос из знакового разряда.

Пример 8.2. Определить разность $A - B$, если $A = 158$, $B = 12$:

$$\begin{array}{r}
 [A]_{\text{доп}} = \boxed{0} 158 \\
 + [B]_{\text{доп}} = \boxed{1} 988 \\
 \hline
 [A+B]_{\text{доп}} = 1 \boxed{0} 146
 \end{array}$$

↑
Перенос из знакового разряда.

Особенностью этого примера является то, что фигурирующие в нем числа имеют разную разрядность. Для ее выравнивания число 12 представляется как 012, с учетом чего вычисляется его дополнение (988). Так как сумма $[A+B]_{\text{доп}}$ оказалась положительной (нуль в знаковом разряде), то цифровыми разрядами непосредственно выражен результат.

Пример 8.3. Определить разность $A - B$, если $A = 12$, $B = 158$:

$$\begin{array}{r}
 [A]_{\text{доп}} = \boxed{0} 012 \\
 + [B]_{\text{доп}} = \boxed{1} 842 \\
 \hline
 [A+B]_{\text{доп}} = \boxed{1} 854
 \end{array}$$

В данном примере осуществляется выравнивание разрядности чисел и по уже сформированным правилам определяется результат (1854). Он представляется суммой чисел +854 и -1000, т. е. числом -146. Нетрудно заметить, что его абсолютную величину 146 можно получить, определяя дополнение до 10 числа 854, для чего нужно найти дополнения каждого разряда до 9 и к младшему

разряду прибавить 1. Это правило распространяется на все числа, в знаковом разряде которых присутствует единица, т. е. на отрицательные числа.

Аналогично десятичным числам нулем и единицей в знаковом разряде представляются положительные и отрицательные двоичные числа. Это особенно удобно, когда числа в такой форме обрабатываются ЭВМ.

Дополнение каждой цифры двоичного числа до наибольшей в разряде (в данном случае до единицы) сводится просто к ее инвертированию: дополнением 1 является 0, дополнением 0 является 1. Такое представление числа называют его обратным кодом или дополнением до единицы.

Прибавлением единицы к младшему разряду обратного кода образуется дополнительный код числа — дополнение до двух. Последнее название объясняется тем, что указанное добавление единицы увеличивает каждый разряд до двух.

Эквивалентным представлением отрицательного двоичного числа является дополнительный код его абсолютной величины и единицы в знаковом разряде. Так, при $A = -12_{10} = -1100_2$, $[A]_{\text{обр}} = \boxed{1} 0011$, $[A]_{\text{доп}} = \boxed{1} 0100$. Легко проверить, что отрицательное число (-16), соответствующее единице в знаковом разряде $[A]_{\text{доп}}$, и положительное число (+4) в цифровых разрядах образуют исходное число (-12). Аналогично, при $B = -25_{10} = -11001_2$, $[B]_{\text{обр}} = \boxed{1} 00110$, $[B]_{\text{доп}} = \boxed{1} 00111$.

Для положительных чисел прямой, обратный и дополнительный коды совпадают. От изображения самого числа их отличает нуль в знаковом разряде. Так, если число $A = 18_{10} = 10010_2$, то $A_{\text{пр}} = A_{\text{обр}} = A_{\text{доп}} = \boxed{0} 10010$. Поэтому если в результате вычислений получается положительное число (нуль в знаковом разряде), то для его изображения в обычной форме цифровые разряды не должны подвергаться никаким преобразованиям, так как в такой форме они уже число представляют.

С введением дополнительного кода вычитание можно заменить сложением. Как и в десятичной системе счисления, здесь знаковые разряды складываются аналогично цифровым, учитывается перенос в них из предыдущего разряда, а перенос из знакового разряда игнорируется.

Пример 8.4. Определить разность $A - B$, если $A = 14_{10} = 1110_2$, $B = 9_{10} = 1001_2$:

$$\begin{array}{r}
 [A]_{\text{доп}} = [A]_{\text{обр}} = [A]_{\text{доп}} = \boxed{0} 1110 \\
 + [B]_{\text{доп}} = B_{\text{обр}} + 1 = \boxed{1} 0110 + \boxed{0} 0001 = \boxed{1} 0111 \\
 \hline
 [A+B]_{\text{доп}} = 1 \boxed{0} 0101
 \end{array}$$

↑
Перенос из знакового разряда.

Присутствие нуля в знаковом разряде результата указывает на то, что $A - B > 0$, и результат представлен цифровыми разрядами в окончательном виде: $A - B = 0101_2 = 5_{10}$.

Пример 8.5. Определить разность $A - B$, если $A = 9_{10} = 1001_2$, $B = 14_{10} = 1110_2$:

$$\begin{array}{r}
 [A]_{\text{доп}} = \boxed{0} 1001 \\
 + [B]_{\text{доп}} = \boxed{1} 0001 + \boxed{0} 0001 = \boxed{1} 0010 \\
 \hline
 [A+B]_{\text{доп}} = \boxed{1} 1011
 \end{array}$$

Единица в знаковом разряде свидетельствует о том, что разность $A - B < 0$. Ее абсолютную величину можно найти определив дополнительный код числа 1011 в цифровых разрядах. Он равен увеличенному на единицу обратному коду: $1010 + 0001 = 0101$. Искомая разность $A - B = -0101_2 = -5_{10}$.

Приведем другой вариант решения заданных примеров, представив вычитаемое не в дополнительном, а в обратном коде.

Пример 8.6. Определить разность $A - B$, если $A = 14_{10} = 1110_2$, $B = 9_{10} = 1001_2$:

$$\begin{array}{r} [A]_{\text{обр}} = \boxed{0} 1110 \\ + [B]_{\text{обр}} = \boxed{1} 0110 \\ \hline [A + B]_{\text{обр}} = 1 \boxed{0} 0100 \end{array}$$

Легко видеть, что правильный результат (0101) из примера 8.4 можно сформировать из полученного в примере 8.6, если единицу переноса из знакового разряда добавить к младшему разряду результата. Это правило является общим при использовании обратных кодов чисел, когда результат сложения $[A + B]_{\text{обр}} > 0$ (в знаковом разряде 0).

Заметим следующую особенность. Если $A > B$ ($A - B > 0$), то в процессе определения $[A + B]_{\text{обр}}$ имеет место перенос в знаковый разряд. Это объясняется тем, что сумма цифровых разрядов $B + [B]_{\text{обр}} = 111\dots1$, откуда $[B]_{\text{обр}} = 111\dots1 - B$, $[A + B]_{\text{обр}} = A + (111\dots1 - B)$, т. е. при $A > B$ действительно происходит переполнение разрядной сетки, в которую вписаны цифровые разряды. Аналогичный перенос происходит и при вычислении $[A + B]_{\text{доп}}$, если $A > B$.

Пример 8.7. Определить разность $A - B$, если $A = 9_{10} = 1001_2$, $B = 14_{10} = 1110_2$:

$$\begin{array}{r} [A]_{\text{обр}} = \boxed{0} 1001 \\ + [B]_{\text{обр}} = \boxed{1} 0001 \\ \hline [A + B]_{\text{обр}} = \boxed{1} 1010 \end{array}$$

Правильный результат ($-5 = -0101_2$) получается из полученного инверсией его цифровых разрядов, т. е. при использовании обратных кодов чисел результат выражен в обратном коде, если он отрицателен.

Представление вычитаемого обратным кодом использовано в схеме (рис. 8.48).

Пример 8.8. Определить разность $A - B$, если $A = -3_{10} = -011_2$, $B = -4_{10} = -100_2$:

$$\begin{aligned} [A]_{\text{обр}} &= \boxed{1} 100, [B]_{\text{обр}} = \boxed{1} 011, [A]_{\text{доп}} = \boxed{1} 100 + \boxed{0} 001 = \boxed{1} 101, \\ [B]_{\text{доп}} &= \boxed{1} 011 + \boxed{0} 001 = \boxed{1} 100. \end{aligned}$$

Произведем вычисления, используя обратные коды чисел:

$$[A]_{\text{обр}} - [B]_{\text{обр}} = A_{\text{обр}} + [B]_{\text{обр}}_{\text{обр}} = A_{\text{обр}} + B_{\text{пр}} = \boxed{1} 100 + \boxed{0} 100 = 1 \boxed{0} 000.$$

Как уже отмечалось, при $[A + B]_{\text{обр}} > 0$ для получения разности $A - B$ надо к младшему цифровому разряду промежуточного результата прибавить единицу переноса из знакового разряда: $A - B = 000 + 001 = 001_2 = 1_{10}$.

С использованием дополнительных кодов A и B находим

$$\begin{aligned} [A]_{\text{доп}} - [B]_{\text{доп}} &= [A]_{\text{доп}} + [B]_{\text{доп}}_{\text{доп}} = \\ &= \boxed{1} 101 + (\boxed{0} 011 + \boxed{0} 011) = \\ &= \boxed{1} 101 + \boxed{0} 100 = 1 \boxed{0} 001. \end{aligned}$$

Так как результат получился положительным, то его истинная величина выражается цифровыми разрядами полученной суммы: $A - B = 001_2 = 1_{10}$.

Приведем еще два примера, представляя числа в дополнительных кодах.

Пример 8.9. Определить сумму $A + B$, если $A = -3_{10} = -011_2$, $B = -4_{10} = -100_2$:

$$\begin{array}{r} [A]_{\text{доп}} = \boxed{1} 101 \\ + [B]_{\text{доп}} = \boxed{1} 100 \\ \hline [A + B]_{\text{доп}} = 1 \boxed{1} 001 \end{array}$$

↑
Перенос из знакового разряда.

Заметим, что в процессе вычислений имел место перенос в знаковый разряд. Полученная сумма $A + B < 0$, для определения ее абсолютной величины надо найти дополнительный код числа в ее цифровых разрядах: $A + B = 110 + 001 = 111_2 = 7_{10}$.

Пример 8.10. Определить сумму $A + B$, если $A = -7_{10} = -111_2$, $B = -5 = -101_2$:

$$\begin{array}{r} [A]_{\text{доп}} = \boxed{1} 001 \\ + [B]_{\text{доп}} = \boxed{1} 011 \\ \hline [A + B]_{\text{доп}} = 1 \boxed{0} 100 \end{array}$$

↑
Перенос из знакового разряда.

Нетрудно заметить, что получен неверный результат: сумма отрицательных чисел оказалась положительной (в знаковом разряде 0). Это объясняется тем, что результат не вместился в разрядную сетку, в которую вписаны слагаемые. Действительно, по условию примера модуль $|A + B| = 12_{10} = 1100_2$ представляется четырьмя двоичными разрядами, а для слагаемых зарезервировано три разряда. Признаком такого переполнения разрядной сетки для отрицательных чисел является отсутствие переноса в знаковый разряд и наличие переноса из него. Признаком переполнения разрядной сетки для положительных чисел является наличие переноса в знаковый разряд и отсутствие переноса из него. Эти знаки анализируются в ЭВМ для получения правильного результата.

Вернемся к примеру 8.10 и увеличим количество разрядов (например, до пяти), которыми представлены слагаемые. Тогда $A = -7_{10} = -00111_2$, $B = -5_{10} = -00101_2$:

$$\begin{array}{r} [A]_{\text{доп}} = \boxed{1} 11001 \\ + [B]_{\text{доп}} = \boxed{1} 11011 \\ \hline [A + B]_{\text{доп}} = 1 \boxed{1} 10100 \end{array}$$

↑
Перенос из знакового разряда.

Заметим, что теперь имеет место перенос в знаковый разряд; единица в нем свидетельствует об отрицательном знаке суммы $A + B$. Ее модуль $|A + B| = 01011 + 00001 = 01100_2 = 12_{10}$, что соответствует правильному результату.

Приведенные сведения о вычитании двоичных чисел, представленных в обратном и дополнительном кодах, позволяет проектировать вычитатели на базе сумматоров.




Рис. 8.48

P_n соединен с входом переноса P_0 в младший разряд (такой перенос называют циклическим).

Если $A > B$, то в результате сложения $A + B_{\text{обр}}$ на выходе P_n появляется 1 ($P_n = 1$, см. комментарий к примеру 8.6), которая поступает на вход P_0 , поэтому складываются числа $A + [B]_{\text{обр}} + 1 = A + [B]_{\text{доп}}$ и положительное число $A - B > 0$ появляется на выходах S_1, S_2, \dots, S_n в окончательной форме.

Если $A < B$, то $P_n = 0$ — складываются числа A и $[B]_{\text{обр}}$, разность $A - B$ имеет отрицательный знак и формируется на выходах S_1, S_2, \dots, S_n в обратном коде. Инвертирование разрядов результата и формирование знака минус осуществляется в данном случае по сигналу $P_n = 0$. При $P_n = 0$ на один из входов каждого элемента «исключающее ИЛИ» поступает 1 и сигнал на его выходе S_i является инверсией сигнала на входе S_i (см. табл. 3.3).

При $P_n = 1$ ($A - B > 0$) $P_n = 0$ и элементы «исключающее ИЛИ» повторяют сигналы с выхода сумматора.

Вместо инверторов на входах сумматора (рис. 8.48) можно установить элементы «исключающее ИЛИ», на один вход каждого из которых подавать разряды числа B , а на другой вход — управляющий сигнал Y . При $Y = 0$ эти элементы не инвертируют сигналы b_1, b_2, \dots, b_n и устройство работает как сумматор. При $Y = 1$ осуществляется вычитание чисел.

§ 8.8. ЦИФРОАНАЛОГОВЫЕ И АНАЛОГО-ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ

Преобразование аналоговой величины в цифровой код применяется довольно часто: в цифровых приборах с индикацией результатов измерения в привычном десятичном счислении, для ввода в цифровой форме параметров технологического процесса в ЭВМ, которая не допускает их выхода за установленные пре-

делы, при передаче информации по линии с целью повышения ее помехозащищенности и т. д.

Обратное — цифроаналоговое — преобразование в ряде случаев сопровождает аналого-цифровое. Кроме того, их сочетание позволяет осуществить цифровую обработку аналоговой величины, предварительно преобразованной в цифровую форму, и последующее преобразование к исходному аналоговому виду.

Цифроаналоговые преобразователи. Цифроаналоговый преобразователь (ЦАП) предназначен для преобразования цифрового сигнала в аналоговый. Иногда его называют преобразователем код — аналог.

Мгновенное напряжение на выходе ЦАП пропорционально весу присутствующего на входах кода, т. е. его десятичному эквиваленту. Сменяющиеся входные коды обусловливают изменяющееся напряжение на выходе ЦАП.

Напряжение на выходе ЦАП является суммой напряжений, каждое из которых обусловлено единицей в соответствующем разряде входного кода. Величины этих составляющих относятся как веса единиц в разрядах: если от единицы в первом разряде появляется на выходе напряжение ΔU , то от единицы во втором разряде — $2\Delta U$, от единицы в третьем разряде — $4\Delta U$ и т. д. Так, к примеру, если на входе присутствует код 1011001, то напряжение на выходе ЦАП равно

$$1(64\Delta U) + 0(32\Delta U) + 1(16\Delta U) + 1(8\Delta U) + \\ + 0(4\Delta U) + 0(2\Delta U) + 1\Delta U = 89\Delta U.$$

На рис. 8.49 изображена зависимость выходного напряжения ЦАП от веса кода на входе.

ЦАП с двоично взвешенными резисторами. Указанное преобразование можно осуществить, если использовать двоично взвешенные резисторы ($R_1, 2R_1, 2^2R_1, \dots, 2^{n-1}R_1$); сопротивления их относятся как веса единиц в разрядах двоичного кода.

На рис. 8.50 изображена схема инвертирующего сумматора с такими резисторами. На подходящих к резисторам линиях имеются электрические потенциалы, соответствующие цифрам в раз-




Рис. 8.49




Рис. 8.50

рядах кода, причем цифре 0 соответствует 0 B , а цифре 1 — потенциал U^1 .

К резистору R подходит линия старшего разряда, а к резистору $2^{n-1}R$ — линия младшего разряда. При наличии 1 в старшем разряде кода ток через резистор R (точка a — «какующаяся земля») равен U^1/R , при наличии 1 во втором разряде ток через резистор $2R$ равен $U^1/(2R)$ и т. д., при наличии 1 в младшем разряде ток через резистор $2^{n-1}R$ равен $U^1/(2^{n-1}R)$.

Токи, обусловленные единицами в разрядах кода, суммируются на резисторе R_0 и создают напряжение, равное в общем случае

$$U_{\text{вых}} = \frac{U^1 R_0}{R} \left(a_{n-1} + a_{n-2} \frac{1}{2} + a_{n-3} \frac{1}{2^2} + \dots + a_0 \frac{1}{2^{n-1}} \right),$$

где $a_{n-1}, a_{n-2}, \dots, a_0$ — цифры (1 или 0) в разрядах кода.

Это выражение можно представить иначе:




Рис. 8.51

где N — записанная в скобках сумма — вес кода числа. Таким образом, напряжение на выходе ЦАП (рис. 8.50) пропорционально весу действующего на входе кода.

Недостатком приведенной схемы является необходимость тщательного отбора резисторов разных номиналов, с тем чтобы их сопротивления находились в должном соответствии, а также невозможность практически выдержать это соответствие в диапазоне температур.

ЦАП с резисторной матрицей $R-2R$, суммирующей напряжения. Указанного недостатка во многом лишена схема рис. 8.51, в которой используется резисторная матрица $R-2R$, содержащая резисторы только двух номиналов. Триггеры регистра устанавливаются в состояние 1 или 0 в соответствии с входным

кодом. Если в разряде регистра записана 1 ($Q=1, \bar{Q}=0$), то через открытый ключ Кл1 к резистору $2R$ матрицы подводится опорное напряжение $U_{\text{оп}}$; если в этом разряде записан 0 ($Q=0, \bar{Q}=1$), то открытый оказывается ключ Кл0, через который $2R$ соединяется с «землей».

Пусть в каком-либо разряде регистра записана 1, а в остальных разрядах — 0: к одному из резисторов $2R$ (например, R_B — рис. 8.52) подведено напряжение $U_{\text{оп}}$, а левые по схеме выводы других резисторов $2R$ соединены с «землей». При этом сопротивление, включенное между узлом B и «землей» (3), $R_{B3}=R$ (что просто определить, начиная расчет с верхних по схеме резисторов), а сопротивление между узлом B и «землей», составленное резисторами выше узла B , $R_{B3}'=2R$. Аналогично, сопротивление между узлом G и «землей» $R_{G3}=R$, а сопротивление между узлом B и «землей», составленное резисторами ниже узла B , $R_{B3}''=2R$. Отсюда полное сопротивление между узлом B и «землей» $R_{B3}=R$, а напряжение между этими точками

$$U_B = \frac{U_{\text{оп}}}{R_B + R_{B3}} R_{B3} = \frac{U_{\text{оп}}}{2R + R} = \frac{1}{3} U_{\text{оп}}.$$

Легко определить, что такое же напряжение будет между любым узлом и «землей», если напряжение $U_{\text{оп}}$ подводится к резистору $2R$, присоединенному к этому узлу, а левые по схеме выводы других резисторов $2R$ соединены с «землей».

В рассматриваемом случае (рис. 8.52) в узлах матрицы за счет напряжения в узле B будут следующие напряжения относительно «земли» (верхний индекс соответствует узлу, к которому через резистор $2R$ подводится напряжение $U_{\text{оп}}$):

$$U_B^B = \frac{U_B R_{B3}}{R_{B3} + R_{B3}} = \frac{1}{3} U_{\text{оп}}, \quad U_{B3}^B = \frac{R}{2R} = \frac{1}{2} U_{\text{оп}}.$$

Из приведенных выражений следует, что при переходе от узла B к узлам, расположенным ближе к выходным зажимам, напряжение $U_B = 1/3 U_{\text{оп}}$ каждый раз уменьшается вдвое.

Аналогично делится напряжение $1/3 U_{\text{оп}}$, первоначально появляющееся в других узлах матрицы. Это означает, что напряжение на выходе матрицы при одном замкнутом ключе Кл1 (см. рис. 8.51) будет зависеть от того, какой узел через резистор $2R$ подключен к напряжению $U_{\text{оп}}$. Так, $U_{\text{вых}}^A = \frac{1}{3} U_{\text{оп}}$, $U_{\text{вых}}^B = \frac{11}{23} U_{\text{оп}}$,

$$U_{\text{вых}}^B = \frac{11}{43} U_{\text{оп}}, \quad U_{\text{вых}}^G = \frac{11}{83} U_{\text{оп}}.$$

Таким образом, выходные напряжения от единиц в разрядах кода относятся так же, как веса этих разрядов.

Выходное напряжение, обусловленное наличием единиц в нескольких разрядах входного кода, определяется по принципу наложения от каждой единицы в соответствующем разряде.

Так, в общем случае n -разрядного кода

$$U_{\text{вых}} = U_{\text{вых}}^A + U_{\text{вых}}^B + \dots = \frac{U_{\text{оп}}}{3} \left(a_{n-1} \cdot 1 + a_{n-2} \cdot \frac{1}{2} + \dots + \right)$$




Рис. 8.52

$$+ a_0 \cdot \frac{1}{2^{n-1}} = \frac{U_{\text{оп}}}{3} 2^{-(n-1)} (a_{n-1} 2^{n-1} + a_{n-2} 2^{n-2} + \dots + a_0) = \frac{2U_{\text{оп}}}{3 \cdot 2^n} N, \quad (8.7)$$

где $N = (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_0)$ — вес кода на входе ЦАП.

Если во всех разрядах кода присутствуют единицы, то

$$N_{\text{max}} = 2^{n-1} + (2^{n-1} - 1) = 2^n - 1,$$

где первое число (2^{n-1}) соответствует весу старшего разряда, а число в скобках — весу всех предыдущих.

При этом напряжение на выходе

$$U_{\text{вых max}} = \frac{2 U_{\text{оп}}}{3 \cdot 2^n} (2^n - 1) \approx \frac{2}{3} U_{\text{оп}},$$

где знак приближенного равенства справедлив даже при не слишком большом числе разрядов n .

Напряжение от единицы в младшем разряде входного кода

$$\Delta U = \frac{U_{\text{вых max}}}{N_{\text{max}}} = \frac{2 U_{\text{оп}} (2^n - 1)}{3 \cdot 2^n (2^n - 1)} = \frac{2 U_{\text{оп}}}{3 \cdot 2^n}.$$

ЦАП с резисторной матрицей, суммирующей токи. Схема такого ЦАП приведена на рис. 8.53, а. Рассмотрим ее подробнее.

На каждый ключ (Кл) действует разряд входного кода $a_{n-1}, a_{n-2}, \dots, a_0$. Когда в разряде присутствует 0, ток через ключ замыкается на «землю». Если в разряде присутствует 1, то ток




Рис. 8.53

проходит к инвертирующему входу операционного усилителя (ОУ).

В силу этого правые по схеме выводы резисторов $2R$ имеют нулевой потенциал: непосредственно или через ключи они подключены к «земле» или инвертирующему входу ОУ, потенциал которого близок к нулю ($U_0 \approx 0$). Поэтому резистивную матрицу можно представить схемой, изображенной на рис. 8.53, б.

Рассматривая ее сверху вниз, легко заметить, что эквивалентное сопротивление элементов, расположенных выше каждой пары узлов $1-1'$, $2-2'$, ..., $n-n'$, равно $2R$. Поэтому в каждом узле притекающий к нему ток делится пополам и токи по ветвям распределяются так, как показано на рис. 8.53, б, т. е. они соотносятся как веса разрядов двоичного кода.

Если в разрядах кода присутствуют 1, то ключи коммутируют токи соответствующих ветвей к неинвертирующему входу ОУ, где они складываются, а на резисторе R_0 (на выходе ЦАП) создаются напряжение, эквивалентное весу действующего на входе кода.

Заметим, что операционный усилитель в данном случае осуществляет преобразование тока в напряжение.

Из схемы рис. 8.53, а следует, что полное сопротивление между источником $U_{\text{оп}}$ и инвертирующим входом ОУ (точкой, имеющей нулевой потенциал) равно R и не зависит от числа единиц в разрядах кода. Отсюда следует два вывода: а) ток на входе матрицы $I_0 = U_{\text{оп}}/R$; б) коэффициент усиления ОУ $K = R_0/R$.

Так как в каждом узле ток делится пополам, то через ключ, на который воздействует младший разряд кода, проходит ток (рис. 8.53, б): $I_1 = I/2^n = U_{\text{оп}}/(R2^n)$. Его вклад в выходное напряжение ЦАП, т. е. напряжение от единицы в младшем разряде кода

$$\Delta U = (U_{\text{оп}}/R \cdot 2^n) R_0 = U_{\text{оп}} K/2^n,$$

а полное напряжение на выходе

$$U_{\text{вых}} = \Delta U (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2 + a_0) = U_{\text{оп}} K N/2^n, \quad (8.8)$$

где $a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2 + a_0 = N$ — вес кода на входе в десятичном счислении.

Если во всех разрядах кода единицы, то $N = 2^n - 1$. При этом выходное напряжение

$$U_{\text{вых max}} = U_{\text{оп}} K (2^n - 1)/2^n = U_{\text{оп}} K (1 - 2^{-n}) \approx U_{\text{оп}} K.$$

Метод суммирования токов используется в ЦАП чаще, чем метод суммирования напряжений, так как предъявляет к ключам менее жесткие требования.

Условное изображение цифроаналогового преобразователя приведено на рис. 8.54.




Рис. 8.54

Аналогово-цифровой преобразователь (АЦП) преобразует аналоговый сигнал в цифровой. Далее описываются некоторые типы АЦП.

АЦП временного пульсного типа. Принцип преобразования такого типа заключается в том, что входному напряжению $U_{\text{вх}}$ ставится в соответствие временной интервал, длительность которого пропорциональна $U_{\text{вх}}$. Этот интервал заполняется импульсами стабильной частоты. Число их и представляет цифровой эквивалент преобразуемого напряжения.

Схема, реализующая указанный принцип, изображена на рис. 8.55, а. Импульс с выхода генератора тактовых импульсов (ГТИ) обнуляет счетчик, запускает генератор линейно изменяющегося напряжения (ГЛИН) и переключает триггер в состояние $Q=1$. Сигналом $Q=1$ генератор счетных импульсов (ГСИ) через коньюнктор подключается к счетчику. Когда нарастающее напряжение ГЛИН станет равным преобразуемому напряжению $U_{\text{вх}}$, на выходе компаратора появится логическая 1, которая переключит триггер в состояние $Q=0$ и прервет связь ГСИ со счетчиком. Код, устанавливающийся на выходе счетчика, — цифровой эк-




Рис. 8.55

вивалент аналоговой величины (входного напряжения). С изменением $U_{\text{вх}}$ изменяется и код на выходе счетчика.

Временные диаграммы на рис. 8.55, б иллюстрируют описанные процессы. На выходе триггера формируются «временные ворота». Начало их соответствует тактовому импульсу, а конец — появлению 1 на выходе компаратора, когда наступает равенство $u_{\text{глин}} = U_{\text{вх}}$. Таким образом, длительность «временных ворот» пропорциональна значению входного напряжения. «Временные ворота» заполняются счетными импульсами стабильной частоты, поэтому их число пропорционально значению $U_{\text{вх}}$.

АЦП последовательного счета. Работа такого преобразователя сводится к следующему. Счетные импульсы заполняют счетчик, на выходе которого формируется код с нарастающим весом. Этот код поступает на ЦАП, напряжение на выходе которого увеличивается. Когда оно сравняется с входным напряжением, доступ импульсов к счетчику прекращается. Код, устанавливающийся при этом на счетчике, является цифровым эквивалентом напряжения на выходе ЦАП, а следовательно, и напряжения $U_{\text{вх}}$.

Схема, реализующая описанный принцип, изображена на рис. 8.56, а. Преобразование начинается с обнуления счетчика импульсом генератора тактовых импульсов (ГТИ). После этого напряжение на входе ЦАП становится равным нулю — на выходе компаратора логическая 1, обеспечивающая поступление счетных импульсов от генератора счетных импульсов (ГСИ) через коньюнктор на счетчик. Когда напряжение на выходе ЦАП станет практически равным $U_{вх}$, компаратор переключится и логическим 0 на выходе разъединит ГСИ и счетчик (напряжения на входах компаратора следует поменять местами).

Условное изображение АЦП приведено на рис. 8.56, б, где для общности показаны только входной и выходной выводы.

Кодоимпульсный АЦП. В описанных АЦП цифра (0 или 1) в каждом разряде выходного кода может в процессе преобразова-




Рис. 8.56

ния многоократно изменяется, так как устанавливается в ходе постепенного накопления числа в счетчике.

При рассматриваемом преобразовании формируемый код последовательно приближается к своему полному выражению: вначале определяется цифра в старшем n -м разряде, затем в $(n-1)$ -м и т. д. до младшего разряда.

Такая возможность формирования основана на свойствах натурального двоичного кода: веса единиц в соседних разрядах отличаются вдвое; единица в старшем значащем разряде имеет вес, больший половины веса всего кода; единица в соседнем разряде имеет вес, больший четверти веса всего кода, и т. д. Например, вес кода 1111_2 равен 15; вес единицы в четвертом разряде равен 8, что больше $0,5 \cdot 15$; вес единицы в третьем разряде равен 4, что больше $0,25 \cdot 15$, и т. д.

Поэтому для определения цифры в старшем разряде формируемого кода надо сравнить U_{bx} с $0,5U_m$ — половиной максимального для данного АЦП значения U_{bx} . Если окажется, что $U_{bx} < 0,5U_m$, то в старшем разряде кода — цифра 0, и дальнейшее сравнение U_{bx} надо производить с $0,25U_m$. Если же $U_{bx} > 0,5U_m$, то в старшем разряде кода цифра 1; при этом последующее сравнение следует производить с $(1/2 + 1/4)U_m$ и т. д.

На рис. 8.57 изображена схема устройства, реализующая изложенный принцип. Код, соответствующий входному аналоговому сигналу, формируется на выходах регистра кода (РК). В разряды этого регистра, начиная со старшего разряда, по входам




Рис. 8.57

последовательно записываются логические 1. После записи каждой 1 «испытывается» на соответствие входному сигналу. Для этого код с выходов РК в процессе формирования преобразуется цифроаналоговым преобразователем (ЦАП) в напряжение ($U_{ЦАП}$), которое сравнивается на компараторе с преобразуемым напряжением U_{bx} . Если $U_{bx} > U_{ЦАП}$, то на выходе компаратора присутствует логический 0 и за счет конъюнкторов $K_n - K_1$ на входах R разрядов РК — логические нули; в проверяемом разряде остается записанной 1. Если $U_{bx} < U_{ЦАП}$, то на выходе компаратора логическая 1 и проверяемый разряд сбрасывается в 0. Таким образом, регистр кода, ЦАП и компаратор выполняют такие же функции, как счетчик, ЦАП и компаратор в схеме рис. 8.56.

Запись логических 1 в $n-1, n-2, \dots, 1$ -й разряды РК осуществляется с выходов регистра сдвига (РС), который является распределителем — логические 1 на его выходах появляются попарно: на выходе n — с приходом тактового импульса на вход D_n , на выходах $n-1, n-2, \dots$ — в момент окончания сдвигающегося импульса на динамическом входе C .

Логическая 1 с каждого выхода РС поступает также на соответствующий конъюнктор. Благодаря этому в нуль может быть сброшен только тот разряд РК, в который сейчас была записана 1.

Очередной цикл преобразования начинается с поступлением тактового импульса; кроме записи 1 в старший n -й разряд РК, он обнуляет все его остальные разряды (по второму входу R), записывает 1 по входу D_n в n -й разряд РС, а также переключает триггер циклов в состояние 1, после чего сдвигающие импульсы начинают поступать на C -вход РС. В конце цикла (после формирования выходного кода) логической 1 с выхода первого разряда РС триггер цикла переключается в 0 и цепь связи ГСИ—РС прерывается. С поступлением следующего тактового импульса начинается новый цикл преобразования.

АЦП рассмотренного типа используются очень широко, обладая достаточно высоким быстродействием при относительно простой структуре.

Пример 8.11. Определить код на выходе кодоимпульсного АЦП, если его максимальное входное напряжение $U_{max} = 1$ В, число разрядов $n=12$, а преобразуемое напряжение $U_{bp} = 24$ мВ.

Результаты: первого сравнения: $U_{bp} < \frac{1}{2} U_{max}$ ($24 < 500$); второго сравнения:

$U_{bp} < \frac{1}{4} U_{max}$ ($24 < 250$); третьего сравнения: $U_{bp} < \frac{1}{8} U_{max}$ ($24 < 125$); четвертого

сравнения: $U_{bp} < \frac{1}{16} U_{max}$ ($24 < 62,5$); пятого сравнения: $U_{bp} < \frac{1}{32} U_{max}$ ($24 < 31,2$);

шестого сравнения: $U_{\text{пр}} > \frac{1}{64} U_{\text{max}}$ ($24 > 15,5$); седьмого сравнения: $U_{\text{пр}} > \left(\frac{1}{64} + \frac{1}{128} \right) U_{\text{max}}$ ($24 > 23,2$); восьмого сравнения: $U_{\text{пр}} < \left(\frac{1}{64} + \frac{1}{128} + \frac{1}{256} \right) U_{\text{max}}$ ($24 < 27$); девятого сравнения: $U_{\text{пр}} < \left(\frac{1}{64} + \frac{1}{128} + \frac{1}{256} + \frac{1}{512} \right) U_{\text{max}}$ ($24 < 25,1$); десятого сравнения: $U_{\text{пр}} < \left(\frac{1}{64} + \frac{1}{128} + \frac{1}{256} + \frac{1}{512} + \frac{1}{1024} \right) U_{\text{max}}$ ($24 < 24,1$); одиннадцатого сравнения: $U_{\text{пр}} > \left(\frac{1}{64} + \frac{1}{128} + \frac{1}{256} + \frac{1}{512} + \frac{1}{1024} + \frac{1}{2048} \right) U_{\text{max}}$ ($24 > 23,7$); двенадцатого сравнения: $U_{\text{пр}} > \left(\frac{1}{64} + \frac{1}{128} + \frac{1}{256} + \frac{1}{512} + \frac{1}{1024} + \frac{1}{2048} + \frac{1}{4096} \right) U_{\text{max}}$ ($24 > 23,9$). Таким образом, на выходе АЦП устанавливается код 000001100011.

Параметры АЦП и ЦАП. К основным параметрам АЦП и ЦАП следует отнести максимальное напряжение U_{max} (входное для АЦП и выходное для ЦАП), число разрядов кода n , разрешающую способность и погрешность преобразования.

Разрешающая способность ЦАП — выходное напряжение, соответствующее единице в младшем разряде входного кода:

$$\Delta = \frac{U_{\text{max}}}{2^n - 1}, \quad (8.9)$$

где $2^n - 1$ — максимальный вес входного кода.

Так, при $U_{\text{max}} = 10$ В $n = 12$, $\Delta = 10/(2^{12} - 1) = 2,45$ мВ. Чем больше n , тем меньше Δ и тем точнее выходным напряжением может быть представлен входной код.

Относительное значение разрешающей способности

$$\delta = \frac{\Delta}{U_{\text{max}}} = \frac{1}{2^{n-1}}. \quad (8.10)$$

Тот же параметр АЦП определяется приведенными выражениями (8.9), (8.10) и представляет собой входное напряжение, соответствующее приращению выходного кода на единицу в младшем разряде. В данном случае Δ — наименьшая различимая ступенька входного сигнала. Сигнал меньшего уровня АЦП не зарегистрирует. В соответствии с этим разрешающую способность отождествляют с чувствительностью АЦП.

Погрешность преобразования имеет статическую и динамическую составляющие.

Статическая составляющая включает в себя методическую погрешность квантования (дискретности) и инструментальную погрешность от неидеальности элементов преобразователей. Погрешность квантования Δ_x обусловлена самим принципом пред-

ставления непрерывного сигнала квантованными уровнями, отстоящими друг от друга на выбранный интервал. Ширина этого интервала и есть разрешающая способность преобразователя. Наибольшая погрешность квантования составляет половину разрешающей способности, а в общем случае

$$\Delta_x = \pm 0,5\Delta = \pm 0,5 \frac{U_{\text{max}}}{2^n - 1}, \quad \delta_x = \pm 0,5 \frac{1}{2^n - 1}.$$

Инструментальная погрешность не должна превышать погрешность квантования. При этом полная абсолютная и относительная статические погрешности

$$\Delta_{\text{ст}} = \pm \frac{U_{\text{max}}}{2^{n-1}}, \quad \delta_{\text{ст}} = \pm \frac{1}{2^{n-1}},$$

что соответствует разрешающей способности преобразователя.

Динамическая составляющая погрешности связана с быстрым действием преобразователя (с временем преобразования $t_{\text{пр}}$) и скоростью изменения входного сигнала (v). Чем меньше $t_{\text{пр}}$ и v , тем меньше эта составляющая. Выбор ЦАП может, в частности, производиться по значению $t_{\text{пр}}$: за время $t_{\text{пр}}$ код на входе не должен, например, изменяться более чем на единицу в младшем разряде. Для АЦП период $T_{\text{оп}}$, с которым осуществляется опрос входного напряжения (подключение к нему АЦП), следует выбирать больше $t_{\text{пр}}$: $T_{\text{оп}} > t_{\text{пр}}$, т. е. между скоростью преобразования $1/t_{\text{пр}}$ и частотой опроса ($f_{\text{оп}} = 1/T$) должно соблюдаться соотношение $1/t_{\text{пр}} > f_{\text{оп}}$. С другой стороны, по теореме Котельникова, $f_{\text{оп}}$ связана с наивысшей частотой f_{max} в спектре непрерывного входного сигнала неравенством $f_{\text{оп}} \geq 2f_{\text{max}}$. Поэтому АЦП должен обладать скоростью преобразования $1/t_{\text{пр}} > 2f_{\text{max}}$. При большом $t_{\text{пр}}$ нужно будет увеличивать период опроса, чтобы избежать больших динамических искажений. Для их уменьшения обычно выбирают АЦП с таким временем преобразования $t_{\text{пр}}$, за которое входной сигнал изменяется не более чем на разрешающую способность $\Delta = U_{\text{max}}/(2^n - 1)$.

§ 8.9. ПОЛУПРОВОДНИКОВЫЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА

Запоминающие устройства (ЗУ) предназначены для хранения информации, выраженной двоичными числами. Такая информация заносится (записывается) в ЗУ и в нужные моменты из него выбирается (читывается).

Запоминающее устройство — один из основных функциональных блоков электронных цифровых вычислительных машин;

в нем хранятся числа, над которыми должны быть произведены определенные действия, и числа — коды команд, определяющие характер этих действий.

Используемые вначале исключительно в ЭВМ запоминающие устройства теперь широко применяются в автоматике, радиолокации, телевидении, устройствах связи, измерительной технике, бытовых электронных приборах. Так, например, запоминающие устройства используются в системах программного управления радиоприемниками. При этом в ЗУ заносятся коды команд (включение приемника, перестройка его на другие станции, подключение магнитофона и др.), а также коды времени исполнения этих команд. Когда текущее время (в систему входят электронные часы) совпадает с занесенным в ЗУ, на одном из выходов появится сигнал, по которому выполняется соответствующая команда.

В данном параграфе описываются ЗУ с произвольным обращением (произвольной выборкой), для которых запись и считывание любых элементов информации могут производиться в произвольные моменты времени. В ЗУ с последовательным обращением (внешние запоминающие устройства ЭВМ) информация выбирается в определенной последовательности.

Запоминающее устройство состоит из *запоминающего массива* и *электронного обрамления*. Запоминающий массив (накопитель) содержит запоминающие элементы (ЗЭ), каждый из которых может принимать состояния логической 1 или логического 0, т. е. хранить один бит* информации. В запоминающем элементе хранится один разряд записанного двоичного слова; все n -разрядное слово записывается в запоминающих элементах, составляющих ячейку памяти. Ей соответствует определенный адрес, характеризующий положение этой ячейки в накопителе. Запись и считывание слова (обращение к ЗУ) производятся по адресу, которым выбирается определенная ячейка. Запоминающие элементы должны обладать двумя устойчивыми состояниями. К числу таких элементов относятся ферромагнитные сердечники с прямоугольной петлей гистерезиса (магнитные ЗУ) и триггеры (полупроводниковые ЗУ).

Электронное обрамление содержит, в частности, дешифраторы адреса и усилители записи и считывания. Код адреса, поступающий на входы дешифратора, возбуждает один из его выходов; этим разрешается запись слова в определенные ЗЭ или считывание из них.

Из многих параметров ЗУ отметим информационную емкость и быстродействие.

Информационная емкость определяется количеством за-

поминающих элементов накопителя и оценивается числом битов хранимой информации. Более крупными единицами емкости являются байт (равный 8 бит), килобит ($\text{Кбит} = 2^{10} = 1024$ бит), килобайт, мегабит ($\text{Мбит} = 2^{20}$ бит), мегабайт. Быстродействие ЗУ оценивается временем полного цикла обращения — минимально допустимым временем между двумя последовательными обращениями к ЗУ.

По характеру и использованию записанной информации ЗУ делятся на оперативные (ОЗУ) и постоянные (ПЗУ).

Оперативные запоминающие устройства. К оперативным относят запоминающие устройства с относительно кратковременным хранением часто сменяющейся информации.

Существует несколько способов объединения запоминающих элементов в накопителе (несколько видов организации ЗУ).

ЗУ с однокоординатной выборкой. Организация ЗУ, при которой одной линией выбирается группа запоминающих элементов (группа разрядов одного слова), называется словарной или однокоординатной. Смысл последнего названия станет ясен после рассмотрения такого ЗУ, упрощенная структура которого приведена на рис. 8.58.

Запоминающий массив (ЗМ) представляет собой матрицу, в каждой строке которой располагаются ЗЭ, хранящие разряды одного слова. В каждом столбце матрицы находятся ЗЭ, хранящие одноименные разряды всех слов. В ЗМ (рис. 8.58) могут быть




Рис. 8.58

*Бит — минимальное количество информации, соответствующее одному из двух равновероятных событий.

записаны четыре четырехразрядных слова, т. е. его емкость равна 16 бит.

Для записи слова, к примеру, в ячейку из элементов ЗЭ₉—ЗЭ₁₂ нужно подать сигнал выбора адреса на адресную линию ЛА (которая подключена только к элементам ЗЭ₉—ЗЭ₁₂); сигналы, соответствующие значениям разрядов (0 или 1) записываемого слова, подать на разрядные линии ЛР₁—ЛР₄, а на линию Зп/СЧ, общую для всех ЗЭ, подать сигнал, разрешающий запись. При этом ЗЭ (в данном случае третьей строки матрицы) переключаются в состояния, соответствующие значениям разрядов.

Считывание слова происходит при отсутствии на шине Зп/СЧ сигнала, разрешающего запись, и при подаче сигнала на требуемую адресную шину. При этом потенциалы, соответствующие значениям разрядов слова (0 или 1), появляются на выходах разрядных усилителей считывания.

Выбор той или иной адресной линии (ЛА) производится дешифратором адреса, на вход которого поступает двоичный код номера ЛА — номера ячейки, в которую должно быть записано или из которой должно быть считано слово. Отметим, что ячейка, в которую записывается или из которой считывается слово, имеет одну координату. Ею является номер строки матрицы запоминающих элементов.

Описанное запоминающее устройство называют также двумерным ЗУ (запоминающие элементы расположены в одной плоскости), ЗУ типа 2D.

На рис. 8.59, а приведено условное изображение микросхемы ОЗУ. Она имеет 16 запоминающих ячеек, каждая из которых может выбираться комбинацией двоичных переменных на четырех адресных входах A0—A3 ($2^4 = 16$). Ячейка имеет четыре разряда (бита). Запись в нее осуществляется по входам D0—D3 при наличии на входе запись/чтение (W/R) логической 1 ($W/R = 1$), а считывание производится с выходов Q0—Q3 при $W/R = 0$. Инициализация (ввод в действие, выбор) микросхемы осуществляется логической 1 по входу CS (выбор микросхемы — ВМ). При $CS = 0$ микросхема блокируется.

У многих типов микросхем ОЗУ входы W/R и CS — инверсные (рис. 8.59, б), для которых активный уровень сигнала — логический 0. Он производит выбор микросхемы и разрешает запись в нее данных. При этом чтение данных из микросхемы осуществляется по сигналу W/R = 1.

На рис. 8.60 показан один из вариантов управления внутренними элементами микросхемы сигналами




Рис. 8.59

на ее входах. Разряды ячейки матрицы составляют триггеры с входной и выходной логикой. Каждую ячейку — строку матрицы — выбирают с выхода дешифратора.

Если $CS = 1$ и $W/R = 1$, то возбуждается линия «Запись» ($Zp = 1$) и на входы S и R триггеров поступают взаимно инверсные сигналы. Сигналы, соответствующие значениям разрядов (0 или 1) записываемого слова, подаются на разрядные линии ЛР₁—ЛР₄, а на линию Зп/СЧ, общую для всех ЗЭ, подается сигнал, разрешающий запись. При этом ЗЭ (в данном случае третьей строки матрицы) переключаются в состояния, соответствующие значениям разрядов.

Когда $CS = 1$ и $W/R = 0$ возбуждается линия «Чтение» ($Чт = 1$): занесенная в ячейку информация появляется на выходах Q0—Q_x. Выходы триггеров в одноименных разрядах всех ячеек связаны с определенным дизъюнктором. Поэтому какая бы ячейка памяти ни была выбрана с выхода дешифратора, ее содержимое будет выведено на выходы Q0—Q_x.

При возбуждении линий «Чтение» ($W/R = 0$) сигнал на линии «Запись» Зп = 0 — конъюнкторы на входах всех триггеров матрицы блокированы и запись с входов D0—D_x осуществиться не может.




Рис. 8.60

ЗУ с двухкоординатной выборкой. Число выходов дешифратора и адресных линий внутри микросхемы равно количеству ячеек в накопителе (см. рис. 8.58) и может быть весьма значительным, что технологически ограничивает емкость памяти в пределах кристалла. Так, при 1К ячеек это число равно 1024. Его можно значительно уменьшить, если использовать двухкоординатную адресацию.

В этом случае каждый запоминающий элемент матрицы выбирается дешифратором строки и дешифратором столбца (рис. 8.61). При этом выбранный оказывается элемент, находящийся на пересечении возбужденных линий, одна из которых принадлежит дешифратору строки, а другая — дешифратору столбца.

Каждая такая двухкоординатная матрица хранит одноименные разряды всех записываемых слов (одна матрица — первые разряды, другая — вторые и т. д.), а все k -разрядное слово хранится в k матрицах. Информационные выводы D и Q на рис. 8.61 не показаны.

Предположим, что в двухкоординатную матрицу надо занести информацию, которая содержалась в одном столбце однокоординатной матрицы (см. рис. 8.58) с числом ячеек 1К, т. е. в двухкоординатной матрице надо адресовать 1024 находящихся в ней запоминающих элемента (ЗЭ). Это можно обеспечить адресными линиями дешифраторов строк и столбцов, каждый из которых имеет 32 вывода ($1024 = 32 \times 32$), что существенно мень-




Рис. 8.61

ше 1024. При этом каждый ЗЭ должен содержать конъюнктор, регистрирующий одновременно возбужденные линии строки и столбца.

Одна часть разрядов адреса, установленного на входах $A0-A9$ ($2^{10} = 1024$), поступает на входы дешифратора строк, другая — на входы дешифратора столбцов. Если матрица накопителя квадратная, то разряды полного адреса распределяются между дешифраторами поровну.

На рис. 8.62 показана структура двух запоминающих элементов матрицы с двухкоординатной адресацией. В отличие от однокоординатной структуры (см. рис. 8.60) выбор ЗЭ осуществляется здесь двумя возбужденными адресными линиями через конъюнктор K_{ij} (где i — номер строки, j — номер столбца накопительной матрицы), с одним дизьюнктором связаны выходы триггеров всех ЗЭ, а его выход подключен к трехстабильному элементу.

Микросхемами с описанной организацией составляется модуль на требуемое число разрядов. На рис. 8.63 показан модуль ОЗУ, состоящий из восьми микросхем $S0-S7$ с описанной структурой. Десять адресных входов $A0-A9$ позволяют выбирать один из 1024 запоминающих элементов, запись в который производится по входу D , а считывание — с выхода Q . Адресные входы всех микросхем запараллелены, поэтому каждая комбинация на них адресует (выбирает) восемь ЗЭ, идентично расположенных в восьми накопительных матрицах, т. е. выбирает восьмиразрядное слово — один байт. Полная емкость модуля составляет 1024 восьмиразрядных слов — 1 Кбайт. Все входы выбора микросхем (CS) соединены, поэтому обращение к ним происходит как к единому блоку. Соединены и все входы W/R записи/чтения, поэтому в каждой из этих операций одновременно участвуют все восемь микросхем.

Рис. 8.63 демонстрирует наращивание разрядности слова, записываемого в ОЗУ. Нарашивание количества записываемых слов, т. е. емкости ОЗУ, будет показано в § 9.10.




Рис. 8.62




Рис. 8.63

Некоторые типы микросхемы ОЗУ имеют двунаправленные входы данных, через которые можно вводить или выводить информацию. Это дополнительно уменьшает число соединительных линий в кристалле. В структуре таких микросхем имеются выходные буферы с тремя состояниями. Одни из них пропускают данные на запись и блокируются сигналом «Чтение», другие пропускают считываемые данные и блокируются сигналом «Запись».

Большинство типов используемых микросхем ОЗУ энергозависимо: при отключении питания записанная информация теряется. В настоящее время разработаны и выпускаются промышленностью микросхемы ОЗУ на базе МНОП-транзисторов, сохраняющие информацию в течение тысяч часов.

Запоминающий элемент. Запоминающие элементы накопителя ОЗУ могут быть статическими и динамическими.

Статическим ЗЭ является триггер, динамическим — емкость затвор—подложка МОП-транзистора. Заряд этой емкости соответствует одному состоянию ЗЭ, отсутствие заряда — другому состоянию. Так как емкость постоянно разряжается, то динамическая память нуждается в систематической регенерации (восстановлении), осуществляемой с периодом в несколько миллисекунд специальным внешним устройством. В ряде случаев этот недостаток компенсируется большим достижимым объемом памяти в кристалле и значительно меньшим потреблением энергии по сравнению со статическими ОЗУ.

На рис. 8.64 изображена часть ЗУ с однокоординатной выборкой (см. рис. 8.58). Она представлена двумя запоминающими элементами для хранения двух разрядов одного слова. Запоминающий элемент является триггером на биполярных транзисторах с непосредственными связями. Будем считать, что в ЗЭ записан 0, если отперт $VT1$ и заперт $VT2$. От $+E_x$ к $-E_x$ (к «земле») через отпертый транзистор триггера ток может проходить через цепи эмиттеров. Верхние по схеме эмиттеры подключены к разрядным линиям, нижние соединены и выведены на адресную линию. При

выборке ячейки, в которую входят рассматриваемые ЗЭ, данная адресная линия возбуждается — ее потенциал возрастает и цепь тока через нижние эмиттеры обрывается.

В режиме хранения ЗЭ не выбраны — адресная линия имеет низкий потенциал, а разрядные — более высокий. Поэтому ток отпертого транзистора протекает через нижний эмиттер на адресную линию и по ней на «землю».

В режиме записи происходит выборка запоминающих элементов ячейки — данная аднициал и ток от открытого на разрядную линию.

При появлении на входе двоичной переменной, записываемой в данный ЗЭ, и сигнала разрешения записи одна разрядная линия (например, ЛР1) получает высокий потенциал, а другая (линия ЛР1) благодаря инвертору — низкий. Если перед этим триггер находился в состоянии 0 ($VT1$ отперт), то он переключается в состояние 1 (отперт $VT2$)

В режиме считывания вновь происходит выборка запоминающих элементов ячейки: адресная линия получает высокий потенциал, и ток открытого транзистора протекает по разрядной линии на один из входов усилителя считывания. На его выходе появляется логическая 1, если отперт VT_2 , и логический 0, если отперт VT_1 .

Аналогичный запоминающий элемент для ЗУ с двухкоординатной выборкой (рис. 8.65) представляет собой триггер на трехэмиттерных транзисторах. Третий эмиттер каждого транзистора соединены и выведены на вторую адресную линию.

Постоянные запоминающие устройства




Рис. 8.64




Рис. 8.65

(ПЗУ) используют для хранения программ, по которым много-кратно будет работать ЭВМ, стандартных программ (например, для вычисления тригонометрических функций), ряда встречающихся в расчетах констант и т. д.

Выпускаются постоянные запоминающие устройства однократно программируемые на заводе-изготовителе (ПЗУ) или пользователем (ППЗУ) и перепрограммируемые, иначе называемые репрограммируемыми (РПЗУ). Процесс перепрограммирования РПЗУ занимает значительное время, т. е. и в РПЗУ смена занесенной информации не происходит оперативно. Таким образом, все постоянные запоминающие устройства работают только на считывание.

Полупроводниковые ПЗУ могут быть диодными и транзисторными.

На рис. 8.66, а изображено ПЗУ, состоящее из диодной матрицы и дешифратора адреса. Горизонтальные линии матрицы — адресные; вертикальные — разрядные, с них снимаются восьмиразрядные двоичные числа, записанные в ПЗУ. Код адреса возбуждает одну из адресных линий матрицы. Диоды в ней расположены так, чтобы обеспечить ее соединение с теми разрядными линиями, на которых нужно получить логические единицы. Если, к примеру, с выхода дешифратора адреса возбуждается адресная линия A_1 , то логическая 1 проходит с нее через диоды на разрядные линии P_1, P_5, P_6, P_7 , сообщая им высокий потенциал — на выходе устанавливается двоичное число 11100010. Аналогично,




Рис. 8.66

при возбуждении соответствующих адресных линий на выходах устанавливаются три других двоичных числа.

На рис. 8.66, б приведена структура ИМС ПЗУ на многоэмиттерных транзисторах. При возбуждении одной из адресных линий отпирается транзистор, база которого присоединена к этой линии. Благодаря этому возбуждаются те разрядные линии, к которым присоединены эмиттеры этого транзистора. В ПЗУ (рис. 8.66, б) записаны три четырехразрядных слова (1001, 0011, 1010), каждое устанавливается на разрядных линиях при возбуждении соответствующей адресной линии. При изготовлении таких ИМС все эмиттеры соединяются с разрядными линиями через плавкие перемычки. При программировании изготовителем или пользователем часть их расплавляется импульсами тока, которые пропускают через определенные эмиттеры. В результате нарушаются некоторые связи источника E с разрядными линиями, что обеспечивает появление логических нулей в определенных разрядах считываемого числа.

Остановимся на перепрограммируемых ПЗУ (РПЗУ). Их элементы выполняются на основе МОП-транзисторов определенных структур. Одни из них допускают запись информации при воздействии импульса напряжения и ее стирание при ультрафиолетовом облучении, а другие — запись и стирание под воздействием только напряжений (разной полярности и величины).

Условное изображение микросхемы ПЗУ приведено на рис. 8.67. Она содержит 2048 восьмиразрядных ячеек, выбираемых 11-разрядным адресом $A_0—A_{11}$ ($2^{11}=2048$). Слово, записанное в ячейку, появляется на восьми выходах $Q_0—Q_7$ по сигналу на входе CS — выбор микросхемы. Перепрограммируемые ПЗУ имеют в условном обозначении аббревиатуру RROM.

Нетрудно заметить (см. рис. 8.66), что ПЗУ представляет сочетание матрицы И, которой является дешифратор адреса, и многовходовой матрицы ИЛИ, входами которой являются линии A_0, A_1, \dots с выходов дешифратора, а каждым выходом — разрядная линия. На этом основании ПЗУ могут использоваться для формирования логических функций.

В таком случае на адресные входы подается каждая комбинация входных переменных (над которыми дешифратор адреса осуществляет конъюнкцию), а в адресуемую ячейку заносится значение функции в соответствии с уравнением или таблицей истинности.

Аналогично, ПЗУ может выполнять ту же, по существу, задачу — преобразование кодов. При этом исходный (преобразуемый) код подается на адресные входы, а в ячейку, адресуемую каждой такой комбинацией, заносится слово — преобразованный код.




Рис. 8.67

§ 8.10. ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА

Программируемые логические матрицы (ПЛМ) выпускаются в микросхемном исполнении. Такая матрица (рис. 8.68) содержит k конъюнкторов, входы каждого из которых соединены с линиями входных сигналов и их инверсий, и m дизъюнкторов, входы каждого из них соединены с выходами всех конъюнкторов. Выходы дизъюнкторов выведены наружу через элементы «исключающее ИЛИ», позволяющие пропускать на выходы сигналы в прямой или инверсной форме (см. § 3.7).

Пережигая соответствующие перемычки (на рис. 8.68, а они показаны волнистыми линиями) и оставляя необходимые соединения — программируя матрицу, можно организовать конъюнкции любых комбинаций входных сигналов и дизъюнкцию любых наборов полученных конъюнкций.

Через перемычку на вход «исключающего ИЛИ» поступает потенциал логической 1, что приводит к инверсии функции, сформированной на выходе дизъюнктора. При разрушении этой перемычки на выходе «исключающего ИЛИ» — логический 0 и сформированная функция не инвертируется.

Будучи запрограммированной, ПЛМ устанавливает постоянное соответствие между выходным и входным кодами, т. е. может использоваться как преобразователь кодов или, что рав-




Рис. 8.68

носильно, как формирователь логических функций на выходах по их аргументам на входах.

Как известно, такие же задачи можно решить с помощью ПЗУ, которое тоже представляет сочетание матрицы И и матрицы ИЛИ. Однако при этом ПЗУ редко используется полностью.

ПЛМ может формировать m выходных функций от n входных аргументов с числом членов в функции, равным l , при гибкой связи между этими числами. ПЛМ допускает получение нескольких разных выходных функций при одном входном коде и одной и той же функции при разных входных кодах.

Вместе с тем ПЛМ не дает возможности формировать функции с числом членов более l , т. е. более числа конъюнкторов; в ПЗУ это число (количество выходов дешифратора) равно 2^l .

Условное обозначение ПЛМ показано на рис. 8.68, б.

§ 8.11. ТАЙМЕРЫ

Таймер предназначен для формирования импульсов с установленными длительностью и скважностью. Схема однотактного таймера (рис. 8.69, а) содержит разряжающий транзистор — ключ, компаратор, триггер и делитель напряжения, а также внешнюю времязадающую (*хронирующую*) *RC*-цепь.

В исходном состоянии триггер сброшен в 0 ($U_{\text{вых}} = 0$) и единица с его инверсного выхода замыкает ключ, который шунтирует конденсатор C . Поэтому на выходе компаратора K — логический 0 ($S=0, R=0$). С поступлением запускающего импульса триггер по прямому выходу переключается в 1, ключ размыкается и конденсатор начинает заряжаться от источника E с постоянной времени $\tau = CR$. Когда напряжение на нем достигает значения $U_{\text{оп}}$ (рис. 8.69, б), компаратор переключается в 1 ($S=0, R=1$), триггер устанавливается в 0 ($P=0, Q=1$) — ключ замыкается и конденсатор через него быстро разряжается, а компаратор поэтому переключается в 0 ($S=0, R=0$). На этом тakt заканчивается.




Рис. 8.69




Рис. 8.70

ется: схема переходит в исходное устойчивое состояние, в котором пребывает до поступления следующего запускающего импульса.

Длительность импульса, формируемого на выходе схемы, зависит от значений τ и опорного напряжения $U_{\text{оп}}$.

На базе однотактного таймера реализуется ждущий мультивибратор. Длительность t_1 формируемого им импульса можно определить, исходя из того, что конденсатор C заряжается от источника E через резистор R до напряжения $U_C = U_{on}$, после чего компаратор переключает триггер в 0 и зарядка конденсатора сменяется быстрой разрядкой через отпирающийся ключ. Поэтому

$$u_C = E(1 - e^{-t/\tau}), \quad E(1 - e^{-t_W/\tau}) = U_{on},$$

отсюда

$$t_{\text{II}} = \tau \ln [E/(E - U_{\text{on}})].$$

Учитывая, что $\tau = CR$, а опорное напряжение часто выбирают равным $U_{\text{од}} = (2/3) E$, имеем $t_a = CR \ln 3 \approx 1,1CR$.

Схема многотактного таймера, формирующего непрерывную последовательность импульсов, приведена на рис. 8.70, а. В отличие от схемы рис. 8.69, а она содержит два компаратора, задающих верхнюю и нижнюю границы, между которыми может изменяться напряжение на конденсаторе С. Рассмотрение работы схемы начнем с момента (t_1 на рис. 8.70, б), когда вследствие разрядки конденсатора С компаратор $K1$, а вслед за ним и триггер переключаются в состояние 1 ($S=1$, $R=0$, $P=1$, $Q=0$) и транзистор-ключ размыкается.

После этого конденсатор начинает заряжаться от источника

Е через резисторы $R1$ и $R2$. Когда напряжение на нем u_C чуть превысит опорное $U_{\text{оп1}}$, компаратор $K1$ переключится в 0 и на обоих входах триггера окажутся низкие потенциалы ($S=0, R=0$). Тогда на выходе триггера Q_1 появится напряжение u_1 , нарастающее

В процессе дальнейшей зарядки напряжение u_C нарастает. Когда оно чуть превысит U_{on2} (момент t_2 на рис. 8.70, б), компаратор $K2$ переключится в 1 ($S=0$, $R=1$) и установит триггер в 0 ($P=0$, $Q=1$). Затем произойдет замыкание ключа, и конденсатор через него и резистор $R1$ начнет разряжаться. Когда u_C окажется чуть ниже U_{on2} , компаратор $K1$ переключится в 0 ($S=0$, $R=0$), а когда u_C будет ниже U_{on1} (момент t_3 на рис. 8.70, б), компаратор $K1$ переключится в 1 ($S=1$, $R=0$) — триггер установится в 1 и ключ разомкнется — наступит этап, с которого было начато рассмотрение процесса.

Таймеры выпускаются в виде интегральных микросхем, которые кроме указанных на рис. 8.69, а элементов имеют, в частности, каскады блокировки. Подавая низкое напряжение на внешний вывод такого каскада, можно заблокировать работу таймера. Оцифрованные на схеме рис. 8.70, а кружки соответствуют некоторым выводам микросхемы таймера 1006ВИ1.

На базе многотактного таймера выполняются автоколебательный мультивибратор и многие устройства, в которые он входит составной частью.

Длительность импульса и паузы на выходе мультивибратора (рис. 8.70, б) определяются соответственно зарядкой конденсатора от $u_C = U_{on1}$ до $u_C = U_{on2}$ и его разрядкой от $u_C = U_{on2}$ до $u_C = U_{on1}$. В выпускаемых промышленностью таймерах $U_{on1} = E/3$, $U_{on2} = 2E/3$. При этом нетрудно вывести следующие соотношения: $T_1 \approx 0,7C(R_1 + R_2)$, $T_2 \approx 0,7CR_1$, $T = T_1 + T_2 \approx 0,7C(2R_1 + R_2)$.

Для получения весьма длительных импульсов (значительных временных задержек) выпускаются таймеры, в которых имеются счетчики — делители частоты с коэффициентом пересчета N . На выходе такого счетчика, подключенного к выходу триггера (см. рис. 8.69, а), формируется импульс с длительностью, в N раз превышающей длительность заполняющих его импульсов триггера. Некоторые типы таймеров допускают изменение коэффициента пересчета N таких счетчиков.

КОНТРОЛЬНЫЕ ВОПРОСЫ И УПРАЖНЕНИЯ

1. Составьте функциональную схему суммирующего счетчика с последовательным переносом на D -триггерах.
 2. Составьте функциональную схему вычитающего счетчика с последовательным переносом на D -триггерах.
 3. Составьте функциональную схему суммирующего счетчика с параллельным переносом на D -триггерах.
 4. Составьте функциональную схему вычитающего счетчика с параллельным переносом на D -триггерах.
 5. Составьте функциональную схему счетчика-делителя частоты с $K_{\text{сч}} = 11$.

6. Какой должна быть разрядность регистра для записи чисел, десятичный эквивалент наибольшего из которых равен 45?

7. Составьте функциональную схему фрагмента дешифратора, на выходе которого формируется логический 0, когда на входах присутствует двоичное число, десятичный эквивалент которого равен 12.

8. Составьте функциональную схему десятивходового приоритетного шифратора. На выходах такого шифратора должен формироваться двоичный код приоритетного входа (например, пятого), если он возбуждается одновременно или позже возбуждения неприоритетного входа.

9. Составьте функциональную схему четырехходового мультиплексора.

10. Составьте функциональную схему демультиплексора с четырьмя выходами.

11. Составьте на элементах И—НЕ функциональную схему цифрового компаратора для определения равенства двух трехразрядных двоичных кодов.

12. Определите разность $A - B$ на выходе сумматора, если $A = 12$, $B = 14$, при представлении чисел: а) в дополнительном коде, б) в обратном коде.

13. Определите напряжение на выходе десятиразрядного ЦАП с опорным напряжением $U_{оп} = 10,24$ В при входном коде, десятичный эквивалент которого $N = 480_{10}$.

14. Какое минимальное напряжение сможет зафиксировать двенадцатиразрядный АЦП, опорное напряжение которого $U = 10,24$ В?

15. Составьте функциональную схему для адресации ПЗУ, реализованного на двух микросхемах емкостью 1 Кбайт каждая.

16. Составьте функциональную схему автоколебательного и ждающего мультивibrаторов на таймерах.

ГЛАВА 9 ЦИФРОВЫЕ И ИМПУЛЬСНЫЕ УСТРОЙСТВА

§ 9.1. ОБЩИЕ СВЕДЕНИЯ

Первая часть материала, изложенного в данной главе, дополняет сведения о функциональных узлах, рассмотренных в гл. 8. К ним относятся преобразователи кодов. Вторая содержит цифровую индикацию, преобразователи напряжение—частота, умножение кодов, модуль запоминающего устройства. Эти блоки — составная часть многих цифровых устройств. Третья содержит сведения о законченных устройствах. К ним относятся цифровой вольтметр, кодовый замок, устройство сбора и отображения информации, символьный дисплей, селекторы импульсов.

Изучение этих устройств полезно прежде всего тем, что дает возможность проследить совместное функционирование большого числа различных элементов, описанных в предыдущих разделах.

Другая не менее важная цель — показать, что изученный материал предыдущих глав не является чем-то абстрактным, а может служить хорошей базой для разработки различных устройств практического назначения. Это относится и к логическим основам цифровой техники, с привлечением которых в § 9.2 минимизируются уравнения семисегментного индикатора, и к схемотехническим элементам, на которых реализованы все приведенные устройства.

Чтобы обеспечить большую наглядность и доступность, схемы некоторых приведенных устройств упрощены, из них исключены элементы, отсутствие которых не препятствует пониманию взаимосвязей и принципа действия.

§ 9.2. ПРЕОБРАЗОВАТЕЛИ КОДОВ

Как отмечалось в § 8.8, преобразователь кодов может быть выполнен на ПЗУ и ПЛМ. Однако часто их применение неоправданно из-за того, что используются они лишь частично. В этих случаях преобразователи кодов реализуются на специализированных микросхемах или в виде совокупности дешифратор—шифратор.

Преобразователь кодов описывается системой логических




Рис. 9.1

уравнений, где аргументами являются элементы преобразуемого кода, а функцией — каждый элемент преобразованного. Эти уравнения не отличаются от рассмотренных в § 1.3. Такой подход к синтезу преобразователя использован и в данном параграфе при построении семисегментных дешифраторов.

Выполнение преобразователя кода на дешифраторе и шифраторе покажем на примере реализации табл. 9.1. Принцип преобразования состоит в том, что каждая комбинация входного, а также выходного кодов рассматривается как двоичное число, а преобразователь — как преобразователь чисел. При этом каждому входному коду — числу — дешифратор ставит в соответствие возбужденный выход, которому шифратор должен поставить в соответствие число — выходной код.

Таблица 9.1

| Номер комбинации | Код | | | | | | | |
|------------------|---------------|-------|-------|-----------------|-------|-------|-------|-------|
| | преобразуемый | | | преобразованный | | | | |
| | x_1 | x_2 | x_3 | y_5 | y_4 | y_3 | y_2 | y_1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 |
| 3 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
| 4 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 5 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 |




Рис. 9.2




Рис. 9.3

Исходя из этого составлена схема (рис. 9.1), в которой каждый выход дешифратора является входом шифратора, а выполненные соединения отвечают табл. 9.1. Так, число 011 на входе (комбинация № 3) возбуждает выход 3 дешифратора, которому шифратор ставит в соответствие число 10001. Аналогично выполнены и другие соединения.

Условное изображение преобразователя кодов приведено на рис. 9.2.

Семисегментный дешифратор. Результаты измерений и вычислений, представленные в двоичном коде, должны индицироваться в привычном для человека десятичном счислении. Для этого двоичный код преобразуют вначале в двоично-десятичный, а затем каждую тетраду последнего отражают на семисегментном индикаторе (рис. 9.3) десятичной цифрой.

Будем считать, что свечение сегмента соответствует логической 1. Тогда справедливы соотношения между видом тетрады и сигналами на индикаторе, приведенные в табл. 9.2. Так, для изображения на индикаторе десятичной цифры 2 (двоичный код 0010) должны светиться сегменты a , b , d , e , g , для изображения 5_{10} — сегменты a , c , d , f , g , что легко установить по рис. 9.3.

Таблица 9.2

| Десятич-ная цифра | Разряды тетрады | | | | Состояния сегментов индикатора | | | | | | |
|-------------------|-----------------|-------|-------|-------|--------------------------------|-----|-----|-----|-----|-----|-----|
| | x_4 | x_3 | x_2 | x_1 | a | b | c | d | e | f | g |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 6 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 7 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |

| x_2 | x_3 | | | | x_4 |
|-------|-------|---|---|---|-------|
| | 3 | 7 | 6 | 2 | |
| 1 | 1 | 1 | 1 | 1 | |
| | x | x | x | x | |
| 1 | 9 | x | x | 1 | 8 |
| 0 | 1 | 5 | 0 | 1 | 0 |

Рис. 9.4




Рис. 9.5

Рассмотрим состояния каждого сегмента. Сегмент a должен светиться ($a=1$) при индикации ряда десятичных цифр, и логическое уравнение для него (см. табл. 9.2), составленное из комбинаций x_4, x_3, x_2, x_1 , на соответствующих наборах имеет вид

$$a = \bar{x}_4 \bar{x}_3 \bar{x}_2 \bar{x}_1 + \bar{x}_4 \bar{x}_3 x_2 \bar{x}_1 + \bar{x}_4 \bar{x}_3 x_2 x_1 + \\ + \bar{x}_4 x_3 \bar{x}_2 x_1 + \bar{x}_4 x_3 x_2 \bar{x}_1 + \bar{x}_4 x_3 x_2 x_1 + x_4 \bar{x}_3 \bar{x}_2 \bar{x}_1 + x_4 \bar{x}_3 \bar{x}_2 x_1.$$

Для минимизации занесем его члены в карту Карно (рис. 9.4), где цифры в углу каждой клетки соответствуют десятичному номеру набора. После возможных склеиваний получим $a = x_2 + x_4 + x_3x_1 + x_3\bar{x}_1$.

На рис. 9.5 приведена схема, реализующая это уравнение.

Аналогично могут быть составлены логические уравнения для других сегментов и после минимизации составлены реализующие их схемы.

Заметим, что для устройства, имеющего не один выход (в данном случае их семь), с помощью специальных процедур возможна минимизация совокупности уравнений выходов. В результате синтезируемое устройство упрощается за счет того, что одни и те же элементы могут быть использованы для формирования сигналов для разных выходов.




Рис. 9.6

На рис. 9.6 приведено условное изображение рассмотренного преобразователя, который называют семисегментным дешифратором.

Преобразователь двоичного кода в двоично-десятичный. Промышленность выпускает комбинационные (не содержащие элементов памяти) микросхемы таких преобразователей. Для расширения разрядности обрабатываемых кодов они допускают объединение (каскадирование).

На рис. 9.7 изображена схема устройства, реализующего другой принцип. В двоичный счетчик СТ1 занесено число, представленное на его выходах $D1—Dn$ двоичным кодом, которое должно быть преобразовано в двоично-десятичное. Каждый счетный импульс одновременно уменьшает содержимое счетчика СТ1 и увеличивает на единицу содержимое десятичного счетчика СТ2. После поступления на вход десятичного счетчика каждого десяти импульсов он обнуляется и единица с выхода переноса P_+ записывается в следующий счетчик. Когда счетчик СТ1 обнулится, на выходе дизъюнктора окажется логический 0, который заблокирует конъюнктор, прерывая поступление счетных импульсов ко всем счетчикам. При этом двоичное число из счетчика СТ1 представлено двоично-десятичным в счетчиках СТ2—СТ4. Каждый цикл преобразования начинается с подачи на вход V импульса, разрешающего запись числа с входов $D1—Dn$ в счетчик СТ1. Оно поступает на выходы счетчика и при наличии единицы хотя бы в одном разряде разблокирует конъюнктор.

Изложенный принцип получения двоично-десятичного кода может быть реализован еще в процессе формирования двоичного кода, например при аналогово-цифровом преобразовании по схеме (см. рис. 8.56). В этом случае счетные импульсы с выхода конъюнктора должны одновременно поступать на счетчик АЦП и на двоично-десятичные счетчики.




Рис. 9.7

§ 9.3. ЦИФРОВАЯ ИНДИКАЦИЯ

В зависимости от того, как работает в схеме индикатор (непрерывно или периодически), различают соответственно *статический* и *динамический* типы индикации.

Статическая индикация иллюстрируется рис. 9.8. В десятичных счетчиках СТ1—СТ3 сосредоточены три разряда двоично-десятичного кода. С выхода каждого счетчика двоичный код десятичного разряда возбуждает соответствующие выходы семисегментного дешифратора, в результате чего на индикаторе высвечивается та или иная цифра.

Используемые в схеме индикаторы имеют общий анод, поэтому на возбужденных выходах семисегментных дешифраторов должны присутствовать нули.

Для индикации каждой десятичной цифры необходимы отдельный семисегментный дешифратор и 11 соединительных проводников.

Динамическая индикация состоит в том, что индикаторы работают не одновременно, а по очереди, периодически. Это позволяет иметь в схеме только один семисегментный дешифратор, а каждый его выход соединить с входами одноименных сегментов всех индикаторов: выход *a* — с входами *a*, выход *b* — с входами *b* и т. д. На время работы каждого индикатора к семи-




Рис. 9.8

сегментному дешифратору должен подключаться тот счетчик, число в котором высвечивает данный индикатор.

Схема рис. 9.9 реализует описанный принцип на примере индикации четырехразрядного десятичного числа. Четыре выхода счетчика IV, содержащего четвертый разряд числа, соединяются с входами *D0* четырех мультиплексоров (по два мультиплексора в каждом корпусе). Четыре выхода счетчика III, содержащего третий разряд числа, соединяются с входами *D1* мультиплексоров и т. д. (на рис. 9.9 это отражено цифрами IV, III, II, I на соответствующих входах мультиплексоров). За счет общих адресных линий на выходы мультиплексоров одновременно будет поступать информация с одноименных входов: с четырех входов *D0* (со счетчика IV разряда), с четырех входов *D1* (со счетчика III разряда) и т. д.

В каждый момент времени на дешифраторы в структурах мультиплексоров и на дешифратор *DC1* поступает один и тот же код с выходов счетчика СТ1. Поэтому поступление на дешифратор




Рис. 9.9

ратор $DC2$ кода старшего разряда числа с входов $D0$ (при $A_0=0$, $A_1=0$) будет сочетаться с возбуждением выхода 0 дешифратора $DC1$, соединенного с анодом левого по схеме индикатора (на котором и должен высвечиваться этот разряд), т. е. с вводом его в работу.

При непрерывной работе генератора G код на выходах счетчика $CT1$ будет циклически изменяться: возрастать, принимать нулевое значение, вновь увеличиваться и т. д. Поэтому аналогично описанному будет функционировать каждый индикатор, включаемый при поступлении на анод напряжения логической 1 с соответствующего выхода дешифратора $DC1$. При частоте возбуждения индикатора порядка 100 Гц его мелькания не ощущаются.

Легко заметить, что число входов каждого мультиплексора должно быть равно числу индикаторов, фиксирующих десятичное число, т. е. числу его разрядов.

Динамическую индикацию выгодно использовать, когда число индицируемых разрядов составляет шесть и более.

§ 9.4. ЭЛЕКТРОННЫЕ ЧАСЫ

Электронные часы могут быть реализованы благодаря тому, что имеется возможность получать импульсы со стабильным временным интервалом. Если в некоторый момент начать подавать их на счетчик, то накапливающееся в нем число соответствует промежутку времени, отсчитанному от указанного момента.

Поэтому основу электронных часов составляют генератор стабильной частоты и счетчики с определенными модулями счета.

Импульсы стабилизированного кварцем генератора (рис. 9.10) поступают на делитель частоты, на выходе которого получаются импульсы с периодом в 1 с (секундные импульсы). Они заполняют счетчик $CT1$ секундных импульсов («единицы секунд»), имеющий модуль счета $K_{ct}=10$. Каждый импульс его переполнения увеличивает содержимое счетчика $CT2$ («десятки секунд») с модулем счета $K_{ct}=6$. Максимальное число в счетчиках $CT1$ и $CT2$ составляет 59. С поступлением следующего секундного импульса счетчики $CT1$ и $CT2$ обнуляются и импульс переноса с $CT2$ записывает единицу в счетчик $CT3$ («единицы минут»). Следующая единица в $CT3$ будет записана через минуту. Счетчики $CT3$ и $CT4$ («десятки минут») имеют модули счета, соответственно равные модулям счета $CT1$ и $CT2$. С выхода счетчика $CT4$ импульсы переноса с периодом в 1 ч заполняют счетчик $CT5$ («единицы часов»), с которого каждые 10 ч импульсы переноса заполняют счетчик $CT6$ («десятки часов»), имеющий модуль счета $K_{ct}=3$. Максимальное число в счетчиках $CT1$ — $CT6$ соот-




Рис. 9.10

ветствует времени 23 ч 59 мин 59 с. Поступающий после этого секундный импульс вызывает переполнение всех счетчиков — устанавливает их в нуль, начинается счет времени следующих суток.

Коэффициент счета $K_{\text{сч}}$ счетчика СТ5 единиц часов должен иметь два значения: 4 (когда в счетчик СТ6 занесено число 2, так как максимальное число в этих счетчиках не должно превышать 23) и 10 (когда в счетчик СТ6 занесены числа 0 или 1, при которых число единиц часов может составлять 9). Коэффициент $K_{\text{сч}}=10$ обеспечивается непосредственно выбором десятичного счетчика, а $K_{\text{сч}}=4$ реализуется с помощью конъюнктора: когда в счетчике СТ6 присутствует число 2 и в счетчик СТ5 заносится число 4, последний обнуляется. Чтобы не загромождать схему излишними подробностями, обычная цепь обнуления не показана.

Коды со счетчиков поступают на семисегментные дешифраторы, и на индикаторах высвечивается их содержимое десятичными цифрами.

В реальной схеме для быстрой установки точного времени предусмотрена возможность подавать секундные импульсы на счетчик единиц минут и единиц часов.

Схема электронного будильника дополнительно содержит память на счетчиках и цифровые компараторы. При нажатии специальной кнопки в эти счетчики секундными импульсами заносится число — желаемое время срабатывания звуковой сигнализации. Оно устанавливается по индикаторам, которые вместе с семисегментными дешифраторами временно переключаются на обслуживание счетчиков будильника. Занесенное в них число сравнивается на компараторах с числом в счетчиках текущего времени. При совпадении разрядов часов, а также разрядов минут на соответствующих выходах всех компараторов появится одинаковый потенциал, который через конъюнктор замкнет цепь сигнализации.

§ 9.5. ЦИФРОВОЙ ВОЛЬТМЕТР

Кроме основного узла — аналого-цифрового преобразователя — цифровой вольтметр содержит входную цепь и блок индикации.

АЦП и индикация были описаны ранее (см. § 8.8 и 9.3). Рассмотрим входную цепь, для чего вернемся к примеру 8.11. В нем показано, что на выходах 12-разрядного АЦП с максимальным напряжением $U_{\text{max}}=1$ В от преобразуемого напряжения $U_{\text{пр}}=24$ мВ устанавливается код $N=000001100011$.

Остановимся на полученном результате. Код N является двоичным эквивалентом преобразованного напряжения $U_{\text{пр}}$. Поэтому вместо обработки аналогового сигнала $U_{\text{пр}}$ можно осуществлять

аналогичную по характеру действия обработку кода N . Однако если используемый АЦП ($U_{\text{max}}=1$ В, $n=12$) применяется для измерения напряжения, то возникает несоответствие: непосредственная индикация кода $N=000001100011_2$ даст число 99_{10} .

Такая ошибка связана прежде всего с тем, что каждая единица измеряемого напряжения не вызывает изменения выходного кода на единицу. Действительно, в рассматриваемом АЦП разрядность $n=12$, поэтому максимальный код на выходе $N_{\text{max}}=2^n-1=2^{12}-1=4095$. Он соответствует максимальному напряжению на входе $U_{\text{max}}=1$ В, т. е. приращение кода на единицу должно вызываться входным напряжением: $\Delta U=U_{\text{max}}/N_{\text{max}}=1/4095=0,244$ мВ. К такому значению надо привести каждую единицу измеряемого напряжения $U_{\text{из}}$, т. е. на вход АЦП должно подаваться напряжение $U_{\text{вх}}=0,244 U_{\text{из}}$. Подобное масштабирование измеряемых напряжений можно осуществить с помощью каскада, постоянно реализующего требуемый коэффициент передачи K_1 (в рассматриваемом случае $K_1=0,244$).

Повторяя приведенное в примере 8.11 сравнение долей U_{max} с новым значением $U_{\text{вх}}=24 \cdot 0,244 = 5,86$ мВ, получим выходной код $N=000000010111_2=23_{10}$, что близко к $U_{\text{из}}$ (ошибка составляет 4%).

Другая составляющая ошибки обусловлена малым числом разрядов, в которое вписывается выходной код. Будем считать, что измеряемое напряжение не превосходит 400 мВ ($U_{\text{из max}}=400$ мВ). Тогда для уменьшения указанной ошибки усилим $U_{\text{из}}$ в $K_2=10$ раз, а при индикации результата используем десятичную запятую. С учетом этого коэффициент передачи масштабирующего усилителя сделаем равным $K=K_1 K_2=2,44$. При таком K наибольшее напряжение на входе АЦП не превысит U_{max} , а текущее измеряемое напряжение составит на входе АЦП $U_{\text{из вх}}=24 \cdot 2,44 = 58,6$ мВ.

Сравнивая это напряжение с долями U_{max} , аналогично проведенным ранее расчетам, получим значение кода на выходе АЦП $N=000011101111_2=239_{10}$.

Десятикратное увеличение $U_{\text{пр}}$ следует учесть на индикаторе, приводя его показания к $N_{\text{инд}}=23,9$. Теперь ошибка преобразования составляет 0,4%.

На рис. 9.11 приведена структура цифрового вольтметра, соответствующая приведенному описанию. Кодоимпульсный АЦП $DA1$ имеет n разрядов, напряжение с выхода имеющегося в нем цифроаналогового преобразователя (см. рис. 8.57) сравнивается с входным напряжением, масштабирование которого осуществляется операционным усилителем $DA3$ за счет выбора отношения $K=R_0/R_1$. При достижении равенства напряжений на выходах компаратора $DA2$ логический потенциал с его выхода




Рис. 9.11

прерывает дальнейшее изменение выходного кода — преобразование заканчивается. Оно начинается с приходом импульса цикла, после этого в АЦП могут поступать тактовые импульсы, под действием которых осуществляется преобразование.

Двоичный код с выходов АЦП преобразуется в двоично-десятичный, из которого затем формируются сигналы для управления семисегментными индикаторами. На схеме соответствующие преобразователи показаны обобщенно. На вывод десятичной запятой (в левом на схеме индикаторе) постоянно подается напряжение, заставляющее ее светиться.

§ 9.6. УСТРОЙСТВО СБОРА И ОТОБРАЖЕНИЯ ИНФОРМАЦИИ

Рассматриваемое устройство предназначено для поочередного периодического или выборочного опроса датчиков и индикации полученной информации.

На рис. 9.12 изображена функциональная схема устройства. Со счетчика $DD1$ периодически изменяющийся код поступает на адресные входы аналогового коммутатора $DA1$, за счет чего датчики $D1, D2, \dots$ поочередно подключаются к его выходу. Напряжение каждого из них масштабируется операционным усилителем $DA2$ и представляется на выходах АЦП $DA3$ двоичным кодом. Преобразователь кодов $DD2$ формирует из него двоично-десятичный код, а семисегментные дешифраторы $DD3—DD5$ — сигналы для управления индикаторами. Код на адресных входах коммутатора, подключающий тот или иной датчик к узлам преобразования и индикации, поступает также к дешифратору $DD6$. Его возбужденный выход включает светодиод, указывающий, к какому датчику относится присутствующее на индикаторе число.

По желанию оператор может установить наблюдение только за одним датчиком (режим выборочного опроса) с соответствующим номером, т. е. подавая напряжение на один из входов шифратора $DD7$, размыкая ключ Кл1—Кл3. Когда изменяющийся код на выходах счетчика $DD1$ окажется равным коду на




Рис. 9.12

выходах шифратора, логическая 1 с выхода цифрового компаратора $DD8$ через коньюнктор $DD9$ заблокирует элемент $DD10$ «Запрет» и содержимое счетчика $DD1$ перестанет меняться.

Остановимся на некоторых особенностях схемы. В режиме непрерывного опроса датчиков счетчик $DD1$ тоже может оказаться заблокированным, когда изменяющийся код на его выходах проходит через нулевое значение, постоянно присутствующее в этом режиме на выходах шифратора. Во избежание этого цепь выхода компаратора разрывается, если не нажат ни один ключ. Действительно, в этом случае на выходе дизъюнктора $DD11$, а следовательно, на выходе коньюнктора — логические нули и счетчик $DD1$ работает непрерывно. При нажатии любого ключа для выборочного опроса коньюнктор разблокируется, а при совпадении кодов счетчика $DD1$ и компаратора на выходе последнего появляется логическая 1, блокирующая счетчик.

Указанное подведение напряжения к ключам исключает случаи, когда входы шифратора «висят», не будучи подключенными ни к 0, ни к 1.

Масштабирование напряжений датчиков будем производить, предполагая, что устройство, к примеру, обслуживает датчики температуры ($D1$), атмосферного давления ($D2$) и влажности воздуха ($D3$) со следующими параметрами:

а) диапазон изменения температуры $T = 20 \div 100^\circ\text{C}$, максимальное напряжение на выходе $U_{1\max} = 0,4 \text{ В}$;

б) диапазон изменения давления $P = 700 \div 800 \text{ мм рт. ст.}$, максимальное напряжение на выходе $U_{2\max} = 0,5 \text{ В}$;

в) диапазон изменения влажности $\varphi = 10 \div 100\%$, максимальное напряжение на выходе $U_{3\max} = 0,2 \text{ В}$.

Будем считать характеристики датчиков линейными. Тогда изменения напряжения на выходах датчиков в ответ на единичное изменение параметра соответственно равны: $\Delta_1 = U_{1\max}/T_{\max} = 0,4/100 = 4 \text{ мВ}$, $\Delta_2 = U_{2\max}/P_{\max} = 0,5/800 = 0,6 \text{ мВ}$, $\Delta_3 = U_{3\max}/\varphi_{\max} = 0,2/100 = 2 \text{ мВ}$.

Выберем десятиразрядный АЦП с максимальным входным напряжением $U_{\text{вхmax}} = 10 \text{ В}$. Тогда входное напряжение, вызывающее увеличение выходного кода на единицу,

$$\Delta_{\text{АЦП}} = \frac{U_{\text{вхmax}}}{N_{\max}} = \frac{10}{2^{10}-1} \approx 10 \text{ мВ.}$$

Такое напряжение должна развивать на входе АЦП каждая единица любого измеряемого параметра. Поэтому коэффициенты масштабирования напряжений датчиков должны быть соответственно равны:

$$K'_1 = \frac{\Delta_{\text{АЦП}}}{\Delta_1} = \frac{10}{4} = 2,5, \quad K'_2 = \frac{\Delta_{\text{АЦП}}}{\Delta_2} = \frac{10}{0,6} = 17, \quad K'_3 = \frac{\Delta_{\text{АЦП}}}{\Delta_3} = \frac{10}{2} = 5.$$

При этом напряжения на входе АЦП от максимальных значений параметров:

$$U_{\text{вх1}} = U_{1\max} \cdot K'_1 = 0,4 \cdot 2,5 = 1 \text{ В}, \quad U_{\text{вх2}} = U_{2\max} \cdot K'_2 = 0,5 \cdot 17 = 8,5 \text{ В},$$

$$U_{\text{вх3}} = U_{3\max} \cdot K'_3 = 0,2 \cdot 5 = 1 \text{ В.}$$

В целях максимального использования разрядности АЦП увеличим напряжения $U_{\text{вх1}}$ и $U_{\text{вх3}}$ в $K'_1 = K'_3 = 10$ раз, учитывая это десятичной запятой на индикаторах. При этом окончательно коэффициенты масштабирования: $K_1 = K'_1 K'_1 = 2,5 \cdot 10 = 25$; $K_2 = K'_2 = 17$; $K_3 = K'_3 K'_3 = 5 \cdot 10 = 50$.

Рассчитанные значения K_1 , K_2 , K_3 реализуются отношениями сопротивлений резисторов: $K_1 = R_{0c}/R_1$, $K_2 = R_{0c}/R_2$, $K_3 = R_{0c}/R_3$.

Десятичная запятая высвечивается при возбуждении первого и третьего выходов дешифратора $DD6$ для индикации двухразрядной целой части значения температуры или влажности.

Код на адресных входах аналогового коммутатора (на выходах счетчика $DD1$) должен оставаться неизменным в течение времени, достаточного для фиксации показаний индикаторов. Из этого расчета выбирают коэффициент деления делителя $DD12$. Импульс с его выхода изменяет число в счетчике $DD1$, что адресует следующий датчик и дает команду АЦП «Начало преобразования» (НП). После этого импульсы генератора $DD13$ могут воздействовать на АЦП — начинается цикл преобразования.

Преобразователь кодов $DD2$ представлен одной микросхемой. В действительности при имеющемся числе разрядов АЦП состоятесь несколькими корпусами, соединенными определенным образом, что должно быть показано на принципиальной схеме устройства.

Аналогично, в схеме (рис. 9.12) не отмечены некоторые другие особенности, получающие отражение в принципиальной схеме.

§ 9.7. ЭЛЕКТРОННЫЙ КОДОВЫЙ ЗАМОК

Схема одного из вариантов электронного блока такого замка приведена на рис. 9.13. Она содержит наборное поле, состоящее из десяти кнопок, последовательно соединенные D -триггеры, коньюнкторы, дизъюнктор, ждущий мультивибратор и усилитель, который управляет электромагнитом исполнительного устройства (собственно замка).

Начальная установка замка сводится к соединению соответствующих кнопок с синхроходами триггеров. Так, на рис. 9.13 с триггерами $D1-D4$ соединены кнопки Кн6, Кн8, Кн5, Кн2, т. е. в блок замка занесено число 6852.

Если в указанной последовательности нажимать кнопки с такими номерами, то триггеры смогут переключаться один за

§ 9.8. УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ КОДОВ

Существуют различные устройства для умножения двоичных кодов чисел. На рис. 9.14 приведена схема одного из них. Она содержит импульсный генератор, триггер, коньюнктор и три счетчика, два из которых работают на вычитание, а третий — на сложение.

При построении схемы надо учитывать, что с вычитающим входа на выход здания P_- проходит импульс, следующий за осуществившим обнуление счетчика. Поэтому по входам $D1-Dn$ в счетчики СТ1, СТ2 заносятся сомножители n и m , уменьшенные на единицу. Импульсом «Начальная установка» обнуляется счетчик СТ3, где накапливается произведение двоичных кодов сомножителей, в счетчики СТ1 и СТ2 заносятся коды и в состояние 0 по прямому выходу устанавливается триггер. После этого логической 1 с инверсного выхода он разрешает поступление импульсов генератора G на суммирующий вход счетчика СТ3 и на вычитающий вход счетчика СТ1. Когда на этом входе пройдут n импульсов, в счетчик СТ3 запишется число n , а на выходе здания P_- появится импульс, который считает единицу из счетчика СТ2 и даст разрешение на повторное занесение числа $n-1$ в счетчик СТ1. С этого момента начнется повторение описанного процесса: в счетчик СТ3 еще раз будет занесено число n , из счетчика СТ2 — считана следующая единица, а в счетчик СТ1 вновь записано число $n-1$. Таким образом, каждой единице, считанной из счетчика СТ2, соответствует число n , заносимое в счетчик СТ3. Этот процесс происходит до тех пор, пока на




Рис. 9.13

другим за счет последовательного переноса логической 1 с одного триггера к другому, и на выходе усилителя появится сигнал, отпирающий замок. Этот же сигнал запустит ждущий мультивибратор (МВ), который через некоторое время по заднему фронту сформированного импульса установит все триггеры в ноль, т. е. установит устройство в исходное состояние.

При нажатии любой кнопки с номером, не соответствующим цифре установленного кода, логическая 1 с выхода дизьюнктора сбросит все триггеры в нулевое состояние.

Триггеры электронного блока обнуляются не только при нажатии кнопки, номер которой не соответствует цифре установленного кода, но и когда кнопки, соответствующие цифрам установленного кода, нажимаются не в установленной последовательности, что значительно повышает секретность. Это достигается за счет того, что на входы одного из конъюнкторов поступают при этом две логические 1: одна — с инверсного выхода триггера, не установленного по прямому выходу в единичное состояние, а другая — от источника напряжения через замыкаемую кнопку, номер которой соответствует цифре установленного кода. С выхода конъюнктора логическая 1 через дизьюнктор обнуляет триггеры. Так, например, если после нажатия кнопки Кн6 нажата кнопка Кн5, то на входах конъюнктора K_1 окажутся логические 1 и установленный в 1 триггер D_1 будет сброшен в 0.

При необходимости иметь код с большим числом элементов надо увеличить количество запоминающих элементов — триггеров и конъюнкторов, подключив их соответствующим образом.




Рис. 9.14

вычитающем входе СТ2 не пройдет m импульсов. После этого импульс с выхода P_- переключит триггер, который нулем с инверсного выхода прервет поступление импульсов генератора к счетчикам через конъюнктор. К этому моменту в счетчик СТ3 будет записано число $n \times m$.

§ 9.9. ФОРМИРОВАТЕЛЬ ПАЧЕК ИМПУЛЬСОВ

Рассматриваемое устройство должно выдавать пачки из n импульсов с интервалом между пачками, равным m периодов следования импульсов.

Схема одного из таких устройств приведена на рис. 9.15. При этом принимается во внимание, что на выход заема P_- каждого счетчика с вычитающим входа проходит положительный импульс вслед за осуществившим обнуление счетчика.

На входы $D_1—D_n$ каждого счетчика постоянно поданы двоичные коды чисел $n-1$ и $m-1$. С поступлением на входы V импульса «Начальная установка» эти числа заносятся в счетчики, а триггер устанавливается в 0. При этом логическая 1 с его инверсного выхода разрешает импульсам генератора G проходить через конъюнктор K_1 на вычитающий вход счетчика СТ1 и одновременно на выход устройства.

После того как на вычитающий вход поступит $n-1$ импульсов, счетчик СТ1 обнулится. Следующий импульс выделится на выходе заема P_- , через дизъюнктор переключит триггер в 1 и на вход V поступит разрешение на повторный ввод числа $n-1$ в счетчик СТ1.

Теперь триггер с инверсного выхода блокирует конъюнктор K_1 (на выходе устройства начинается пауза), а с прямого выхода




Рис. 9.15

дает разрешение импульсам генератора проходить на вычитающий вход счетчика СТ₂. После поступления $m-1$ импульсов счетчик СТ₂ обнуляется. Следующий импульс выделится на выходе P_- , переключит триггер в 0, а на вход V поступит разрешение на повторный ввод числа $m-1$ в счетчик СТ₂. С этого момента начнется формирование следующей пачки импульсов.

§ 9.10. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ

На рис. 9.16 изображено запоминающее устройство (ЗУ) микропроцессорной системы, состоящее из оперативного ОЗУ и постоянного ПЗУ запоминающих устройств.

ОЗУ собрано на двух группах микросхем ($DD_0—DD_7$ и $DD_8—DD_{15}$). Группа (блок, модуль) содержит восемь микросхем, каждая из которых имеет 1К одноразрядных ячеек (1024×1), поэтому емкость группы составляет 1К восьмиразрядных слов (1024×8) — 1 Кбайт. Для обращения к такому количеству слов (ячеек) адресная шина содержит 10 линий $A_0—A_9$ ($2^{10} = 1024$).

ПЗУ собрано на двух микросхемах DD_{16} , DD_{17} емкостью 1 Кбайт.

Адресные входы всех микросхем ЗУ соответственно запараллелены: соединены все входы A_0 , все входы A_1 и т. д. Аналогично запараллелены выходы Q разрядов группы ОЗУ и выходы Q разрядов микросхем ПЗУ. Таким же образом попарно соединены входы D микросхем ОЗУ.

Выбор каждого ПЗУ и каждого блока ОЗУ осуществляется по входам CS («Выбор микросхемы» — ВМ) дешифратором с инверсными выходами, на входы которого подаются старшие разряды A_{10} , A_{11} адреса. Каждая из четырех комбинаций этих разрядов возбуждает один из выходов дешифратора, а с него — соответствующий блок ЗУ. Это позволяет каждый раз обращаться только к одной ячейке ЗУ, несмотря на то, что младшие разряды $A_0—A_9$ адреса являются общими для всех микросхем.

Выходы Q микросхем, не выбранных по входам CS , находятся в высокомпедансном состоянии, т. е. отключены. Именно это дает возможность объединить их общими линиями шины.

Шина данных ШД микропроцессорной системы через специальный узел — шинный формирователь BD — соединяется с шиной входов D микросхем ОЗУ или сшиной выходов Q микросхем ЗУ. По этой шине данные поступают в ОЗУ для записи иличитываются из ЗУ. Запись осуществляется по сигналу низкого уровня на линии (Зп/Чт), а считывание — по сигналу высокого уровня.

Шинный формирователь (рис. 9.17, а) позволяет организовать двунаправленную шину, по которой можно попеременно передавать




Рис. 9.16




Рис. 9.17

вать информацию то в одном, то в другом направлениях. Основу его составляют элементы с тремя состояниями выхода (см. рис. 3.29). Если передача осуществляется в направлении от A к B , то выходы конъюнкторов, присоединенные к линиям C , должны быть установлены в высокоимпедансное состояние. При передаче от B к C в высокоимпедансное состояние должны переводиться выходы конъюнкторов, входы которых присоединены к линиям A . Время, за которое осуществляется переход, определяется по выходу DCE .

Такое управление элементами осуществляется по входу DCE . Если $DCE=0$, то логическая 1 устанавливается на линии 1 и информация транслируется от A к B . При $DCE=1$ логическая 1 — на линии 2 и информация передается от B к C .

Шинный формирователь инициируется сигналом $CS=0$. При $CS=1$ на линиях 1 и 2 — логические нули и выходы всех элементов находятся в высокоомном состоянии — связь между узлами схемы через шинный формирователь прерывается.

Условное обозначение шинного формирователя приведено на рис. 9.17, б.

§ 9.11. ПРЕОБРАЗОВАТЕЛИ НАПРЯЖЕНИЕ — ЧАСТОТА

Такие преобразователи формируют импульсы, частота которых пропорциональна входному напряжению. Они широко используются при необходимости перехода от аналогового сигнала — напряжения — к цифровому, выраженному количеством импульсов в единицу времени.




Рис. 9.18

Принцип описываемого преобразования иллюстрируется рис. 9.18. Конденсатор C интегратора, собранного на операционном усилителе (ОУ), заряжается током $I = U_{bx}/R$ и напряжение на нем при $U_{bx} = \text{const}$ нарастает во времени линейно:

$$U_C = It = U_{\text{ex}} t / R.$$

Через некоторое время оно достигает порогового уровня $U_{\text{пор}}$, при котором компаратор (K) переключается по выходу в 1. Под действием ее замыкается ключ (K_l), через который конденсатор быстро разряжается. Поэтому напряжение на неинвертирующем входе компаратора и на его выходе принимает значение 0. Так формируется один выходной импульс, после чего описанный процесс повторяется. Чем больше $U_{\text{вх}}$, тем быстрее заряжается конденсатор до уровня $U_{\text{пор}}$, тем чаще появляются выходные импульсы.

Наличие в таймере компараторов, разряжающего ключа и опорных уровней напряжения позволяет использовать его в схеме преобразователя напряжение — частота (рис. 9.19, а).

Выход интегратора на ОУ подключен к входам 2 и 6 компараторов таймера (см. также рис. 8.70), а точка *A* — к коллектору его разряжающего транзистора. Предположим, что на выходе таймера высокое напряжение и этот транзистор заперт. Тогда точка *A* отсоединенна от «земли» и конденсатор *C* заряжается под действием отрицательного напряжения на резисторе *R*₃. При этом левая по схеме обкладка конденсатора имеет более низкий потенциал, чем правая, т. е. напряжение на выходе ОУ (на входе таймера) линейно нарастает (рис. 9.19, б). Когда оно чуть превысит уровень $2U_{\text{н}}/3$, один из компараторов таймера переключится, на выходе появится низкое напряжение и разряжающий транзистор откроется замыкая точку *A* на «землю».

Теперь цепь конденсатора оказывается подключенной к напряжению U_{x4} с полярностью, противоположной первоначальной. Благодаря этому конденсатор начинает заряжаться в противоположном направлении и напряжение на выходе ОУ линейно




Рис. 9.19

падает. Когда оно опустится чуть ниже уровня $U_{\text{пп}}/3$, переключится другой компаратор таймера, на выходе появится высокое напряжение, разряжающий транзистор запрется и описанный процесс начнет повторяться.

Длительность импульса t_i и пауза t_p определяются емкостью конденсатора и сопротивлениями резисторов в цепях его зарядки и разрядки.

и разрядки. Рассмотренные преобразователи используются в качестве одного из основных блоков большого класса цифровых вольтметров. Измеряемое напряжение представляется в них эквивалентным значением частоты, которая затем измеряется частотометром. При этом последний может использоваться и по прямому назначению.

§ 9.12. СИМВОЛЬНЫЙ ДИСПЛЕЙ

Символьный дисплей позволяет вывести на экран электронно-лучевой трубы (ЭЛТ) текст, содержащий буквы, цифры, математические символы, знаки пунктуации.

Как и телевизионный приемник, большинство современных дисплеев содержат блоки, обеспечивающие горизонтальное и вертикальное перемещения (развертки) электронного луча. Горизонтальная развертка вызывает относительно медленное перемещение луча слева направо, быстрое возвращение к левому краю экрана, вновь смещение направо и т. д., а вертикальная — перемещение луча сверху вниз, быстрое возвращение к верхнему краю экрана, снова перемещение луча вниз и т. д. За время перемещения луча по вертикалам он многократно отклоняется по горизонтали. Под действием горизонтальной и вертикальной разверток электронный луч, перемещаясь вдоль строки экрана слева направо, смещается сверху вниз. Так образуется телевизионный растр.

Изображение на нем создается за счет того, что яркость меняется в те моменты времени, когда он проходит через точки, составляющие предусмотренное изображение, и гасится вне их.




Рис. 9.20

Элементы знака (символа) могут располагаться, естественно, только на телевизионной строке (ТВ-строке), поэтому целиком знак формируется на нескольких ТВ-строках, т. е. разрывно во времени: временной интервал между элементами знака, находящимися друг под другом на соседних ТВ-строках, равен периоду строчной развертки. Группа ТВ-строк, на которых формируется знак, составляет текстовую строку (рис. 9.20).

Дисплейный модуль содержит запоминающее устройство изображения — видеоОЗУ (видеобуфер, экранную область), знакогенератор и синхрогенератор.

Видеобуфер является частью оперативного запоминающего устройства (ОЗУ). Когда пользователь нажимает клавишу клавиатуры, в ячейку видеобуфера заносится код символа, изображенного на этой клавише. При последовательном наборе текста коды его символов заносятся в последовательные ячейки видеоОЗУ.

Знакогенератор содержит ПЗУ и сдвиговый регистр. Графические образы всех знаков алфавита дисплея «зашиты» в ПЗУ знакогенератора (ПЗУ ЗГ). Образ каждого знака разбит на строки; их число равно числу ТВ-строк, на которых знак формируется. Стока знака занимают ячейку ПЗУ, где единицами и нулями представлен «рисунок» строки. Совокупность ячеек, в которые

занесен образ знака, называют матрицей знака. На рис. 9.21 изображена матрица буквы «В», где единицами представлен контур буквы. Они записаны в те разряды ячеек, которые соответствуют позициям подсвечиваемых на экране точек. Так, на первой ТВ-строке нужно подсветить луч в первых четырех точках, поэтому в первых четырех разрядах 1-й ячейки матрицы записаны единицы, на второй ТВ-строке следует подсветить луч в 1-ой и 5-ой точках (в соответствующие разряды 2-й ячейки матрицы занесены единицы) и т. д.

| | | | | |
|-----|-----|-----|-----|-----|
| 331 | 332 | 333 | 334 | 335 |
| 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |

Рис. 9.21

Код строки знака заносится в сдвиговый регистр, с выхода которого разряды кода последовательно управляют горизонтально перемещающимся лучом ЭЛТ, запирая и отпирая его. По этому графику строка знака переносится на ТВ-строку.

При изображении на экране буквы «В» с выходов ПЗУ в сдвиговый регистр вначале выводится код 11110, записанный в первую ячейку матрицы. Из параллельной формы этот код разворачивается в последовательную форму, и на модулятор трубки один за другим с тактовым интервалом $T_{\text{т.г.}}$ поступают потенциалы, соответствующие элементам кода (1,1,1,1,0), воздействуя на яркость луча. На второй ТВ-строке на модулятор трубки аналогичным образом поступают потенциалы, записанные во второй ячейке матрицы 1,0,0,0,1 и т. д.

Рассмотрим теперь изображение на экране текстового слова. В описываемом дисплее на первой ТВ-строке каждой текстовой строки подсвечиваются точки, соответствующие верхним строкам всех отображаемых на ней символов, на второй ТВ-строке — элементы второй строки этих символов и т. д. Так, при формировании слова «ВОЛГА» (см. рис. 9.20) вначале формируются верхние строки букв В, О, Л, Г, А, для чего на выходы ПЗУ последовательно выводятся коды: 11110 (верхняя строка буквы В), 01110 (верхняя строка буквы О), 00111 (верхняя строка буквы Л), ..., 00111 (верхняя строка буквы А). На второй ТВ-строке на выходы ПЗУ выводятся коды, соответствующие вторым строкам отображаемых букв: 10001, 10001, 01001, 10000, 01001. Аналогично формируются третья и последующие строки символов первой текстовой строки.

Число матриц ПЗУ соответствует количеству различных знаков в алфавите дисплея (буквы русского и латинского алфавита, знаки математических операций и т. д.). Число ячеек в матрице знака (число строк знака) должно соответствовать числу ТВ-строк, на которых знак формируется, а разрядность ячейки не должна быть меньше числа элементов знака в пределах ширины знакоместа экрана.

Емкость ПЗУ ЗГ определяется количеством знаков в алфавите и размерами матрицы. Если, например, алфавит содержит 128 знаков, число ячеек в матрице — 8, ячейка 8-разрядная, то емкость ПЗУ $C = 128 \cdot 8 \cdot 8 = (1024 \cdot 8)$ бит = 1 Кбайт.

Адрес ячейки ПЗУ ЗГ состоит из двух частей: старшая часть адресует всю совокупность ячеек матрицы — самую матрицу — и является для нее постоянной; младшая часть адреса адресует ячейки внутри матрицы и, следовательно, постоянной не является. Так, если рабочий участок ТВ-строки составляет 48 мкс, на который выводится 64 знака, то период смены одноименных строк последовательно формируемых знаков составляет на этом участке $48/64$ мкс, а частота $64/48 = 1,33$ МГц. Ее называют частотой символьной синхронизации. Младшая часть адреса выбирает ячейку матрицы (строку знака). Эта часть принимает

столько значений, сколько строк содержит знак, а частота ее изменения равна частоте строчной развертки, так как соседние строки знака расположены друг под другом на соседних ТВ-строках.

Сдвиговый регистр принимает код строки матрицы знака и при поступлении каждого импульса тактового генератора выдвигает на свой выход очередной разряд, формирующий на ТВ-строке элемент знакоместа. В течение периода следования этих импульсов ($T_{\text{т.г.}}$) выход регистра не меняет своего состояния, и формирование указанного элемента продолжается. Поэтому период $T_{\text{т.г.}}$ должен быть равен заранее установленной длительности элемента знакоместа. Полное число элементов на рабочем участке ТВ-строки (t_{cp}) при N_3 выводимых на него знаков, ширине знакоместа (b_3) и ширине межзнакового промежутка (b_n), выраженных числом этих элементов, равно $N_3 = N_3(b_3 + b_n)$, а длительность каждого элемента составляет $t_3 = t_{\text{cp}}/N_3 = t_{\text{cp}}/N_3(b_3 + b_n)$. Такую длительность должен иметь период $T_{\text{т.г.}}$ следования импульсов тактового генератора; а их частота $f_{\text{т.г.}}$ должна быть равна

$$f_{\text{т.г.}} = 1/T_{\text{т.г.}} = N_3(b_3 + b_n)/t_{\text{cp}}.$$

Так, при $N_3 = 64$, $b_3 = 5$, $b_n = 1$, $t_{\text{cp}} = 48 \text{ мкс}$, $f_{\text{т.г.}} = 64(5+1)/48 \cdot 10^{-6} = 8 \text{ МГц}$.

Увеличение горизонтального размера знакоместа (b_3) и числа выводимых на строку знаков (N_3) влечет повышение частоты тактового генератора. Последнее, однако, ограничивается верхней частотой видеоусилителя, сигнал на входе которого — совокупность единиц и нулей из разрядов матриц знаков.

Матрица в ПЗУ знакогенератора выбирается кодом, занесенным в видеобуфер, т. е. код символа является адресом матрицы, и передается с выходов видеобуфера на адресные входы ПЗУ ЗГ. Коды знаков заносятся в видеоОЗУ в том порядке, в каком знаки должны выводиться на экран.

Счетчики дисплейного модуля непрерывно, последовательно изменяют адрес на входах видеоОЗУ и на его выход последовательно выводятся записанные в ячейки коды знаков. Каждый из них адресует соответствующую матрицу в ПЗУ ЗГ.

Емкость видеоОЗУ разбивается на группы, каждая из которых содержит коды знаков одной текстовой строки. Каждая группа содержит количество ячеек, равное числу знаков в текстовой строке. Если, к примеру, на экране формируется 32 текстовые строки, а каждая из них содержит 64 знака, то для заполнения знаками одного экрана видеоОЗУ должно содержать 32 группы, в каждой из которых должно быть 64 ячейки. При этом требуемая емкость видеоОЗУ при 8-разрядных ячейках равна $32 \cdot 64 \cdot 8 = 2048 \cdot 8 = 2048 \text{ байт} = 2 \text{ Кбайт}$.

Необходимая разрядность ячейки определяется требуемой разрядностью содержащегося в ней кода. Так, для выборки матрицы знака из общего числа в алфавите $N_{\text{зап.}} = 256 = 2^8$ нужен 8-разрядный адресный код, а при $N_{\text{зап.}} = 128 = 2^7$ — 7-разрядный; в последнем случае один разряд 8-разрядной ячейки видеоОЗУ не используется.

Адрес ячейки видеоОЗУ должен состоять из двух частей: старшие разряды адресуют целиком группу ячеек, соответствующую данной текстовой строке, младшие — каждую ячейку этой группы (код каждого знака текстовой строки).

Частота смены младших адресов должна быть равна частоте появления одноименных строк разных знаков на ТВ-строке, т. е. частоте символьной синхронизации.

Так как знак формируется на h_3 ТВ-строках, то выборка кодов из ячеек группы видеоОЗУ повторяется h_3 раз, и только после этого начинается выборка кодов из ячеек следующей группы. Поэтому младшие разряды адреса должны меняться h_3 раз за время адресации одной текстовой строки.

Для вывода знака в знакоместо экрана с заданными координатами его код должен быть занесен в определенную ячейку видеоОЗУ. Это осуществляют, манипулируя клавишами курсора, изменяя содержимое счетчиков, адресующих ячейку соответствующей текстовой строки и знакоместа на ней, в которую будет занесен код желаемого знака. Так, в левом верхнем углу экрана будет формироваться знак, код которого находится в первой ячейке видеоОЗУ.

Синхронизатор содержит тактовый генератор, совокупность счетчиков и делителей частоты. Он обеспечивает тактирование сдвигового регистра знакогенератора, формирует коды младших и старших адресных разрядов видеоОЗУ, младшие адресные разряды ПЗУ ЗГ, строчные и кадровые синхроимпульсы, а также строчные и кадровые гасящие импульсы, «затеняющие» нелинейный конечный и начальный участки ТВ-строки.

Тактовые импульсы, поступающие на сдвиговый регистр, выводят на ТВ-строку элементы строки знака. Период их следования $T_{\text{т.г.}}$ должен быть таким, чтобы на рабочем участке ТВ-строки (t_{cp}) разместилось предусмотренное число $(b_3 + b_n)N_3$ элементов знаков: $T_{\text{т.г.}} = t_{\text{cp}}/(b_3 + b_n)N_3$, а частота $f_{\text{т.г.}} = 1/T_{\text{т.г.}} = (b_3 + b_n)N_3/t_{\text{cp}}$.

Как указывалось ранее, при $t_{\text{cp}} = 48 \text{ мкс}$ (остальная часть периода строчной развертки $T_{\text{т.г.}} = 64 \text{ мкс}$ заслоняется гасящим импульсом), $N_3 = 64$, $b_3 = 5$, $b_n = 1$

$$f_{\text{т.г.}} = (5+1) \cdot 64/48 \cdot 10^{-6} = 8 \text{ МГц}.$$

Частота $f_{\text{т.г.}}$ — наибольшая в дисплейном модуле. Частоты других импульсных последовательностей получают делением частоты $f_{\text{т.г.}}$.

§ 9.13. СЕЛЕКТОРЫ ИМПУЛЬСОВ

При решении различных технических задач нередко возникает необходимость произвести отбор импульсов, отличающихся от всех остальных определенным признаком. Такой отбор принято называть селекцией, а электрические устройства, выполняющие эту задачу, — селекторами.

Часто при селекции форма импульсов не изменяется. Однако когда устанавливается лишь факт наличия импульсов с определенными признаками, сигнал на выходе селектора может существенно отличаться от входного импульса, наличие которого он устанавливает. Устройства, решающие такую задачу, называют квазиселекторами.

Селекцию можно осуществлять по амплитуде, длительности, временному положению и т. д.

Селекторы импульсов широко применяются в радиотехнике, автоматике, телемеханике и других областях техники. Так, например, в телевизорах с помощью амплитудного селектора от полного телевизионного сигнала отделяют синхроимпульсы, которыми синхронизируют генераторы разверток, в радиолокаторах с помощью временного селектора обеспечивают автоматическое сопровождение цели.

Амплитудные селекторы. Амплитудные селекторы представляют собой устройства, отбирающие импульсы по амплитуде. С их помощью из последовательности можно выделять те импульсы, амплитуда которых выше или ниже определенного уровня, называемого уровнем (порогом) селекции. Можно также выделять импульсы, амплитуда которых будет выше одного из заданных уровней, но ниже другого.

Селектор импульсов с амплитудой, превышающей заданный порог ($U > E_{\text{пор}}$). Для выделения импульсов, амплитуда которых превышает уровень селекции, применяют амплитудные ограничители, которые были описаны в гл. 4. На рис. 9.22, а приведена схема одного из таких селекторов — диодного ограничителя. Этот ограничитель будет пропускать на выход только те импульсы, амплитуда которых превышает уровень $E_{\text{пор}}$ (рис. 9.22, б).

Селектор импульсов с амплитудой, меньшей заданного порога ($U_m < E_{\text{пор}}$). Такого рода селекцию импульсов отрицательной полярности можно осуществить с помощью схемы рис. 4.18, б.

Для импульсов положительной полярности поставленная задача не решается с помощью аналогичных схем, и ее целесообразно в данном случае сформулировать так: *на выход селектора не должны проходить импульсы, амплитуда которых $U_m > E_{\text{пор}}$.* Такая постановка задачи позволяет легко составить функциональную схему устройства. Оно должно содержать элемент «Зад





Рис. 9.22




Рис. 9.23

прет» (рис. 9.23). На его основной вход A импульсы поступают непосредственно с входа устройства; на запрещающем входе B — через селектор, пропускающий импульсы с амплитудой $U_m > E_{\text{пор}}$.

Если на входе устройства не окажется импульсов с амплитудой $U_m > E_{\text{пор}}$, то на запрещающем входе B сигнала не будет — все импульсы с основного входа A пройдут на выход.

При $U_m > E_{\text{пор}}$ на запрещающем входе появится сигнал и элемент «Запрет» воспрепятствует прохождению импульсов с такой амплитудой с входа A на выход устройства.

Следует заметить, что аналогичную схему должно иметь устройство для селекции *отрицательных импульсов* с амплитудой $|U_m| > E_{\text{пор}}$.

Селектор импульсов, амплитуда которых находится в заданных пределах ($E_{\text{пор2}} > U_m > E_{\text{пор1}}$). Устройство, решающее такую задачу, должно содержать (рис. 9.24): элемент «Запрет», препятствующий прохождению на выход импульсов с амплитудой $U_m > E_{\text{пор2}}$; селектор 1, пропускающий импульсы с амплитудой $U_m > E_{\text{пор1}}$; селектор 2, пропускающий импульсы с амплитудой $U_m > E_{\text{пор2}}$.

Если на запрещающем входе B нет сигнала (напряжение $U_{\text{вх}}$ не содержит импульсов с амплитудой $U_m > E_{\text{пор2}}$), то на выходе будут все импульсы, пропущенные селектором 1 на основной вход A , т. е. имеющие амплитуду $E_{\text{пор2}} > U_m > E_{\text{пор1}}$. Если на входе появится импульс с амплитудой $U_m > E_{\text{пор2}}$, он будет пропущен обоими селекторами, т. е. попадет и на запрещающий вход элемента «Запрет». Поэтому на выход устройства с основного входа A такой импульс не пройдет.

Селекторы импульсов по длительности. Селекторы такого рода обычно являются квазиселекторами, т. е. лишь регистрируют




Рис. 9.24

наличие на входе импульсов той или иной длительности.

Временной интервал t_0 , с которым сравнивается длительность t_i входного импульса, формируют, задерживая его на время t_0 . Если исходный и задержанный импульсы перекрываются («зацепляются»), длительность входного импульса больше t_0 (рис. 9.25, а), если зацепления импульсов нет (рис. 9.25, б), то $t_i < t_0$.

Селектор импульсов с длительностью, большей заданной ($t_i > t_0$). Если $t_i > t_0$, то входной и задержанный импульсы перекрываются (рис. 9.25, а); если $t_i < t_0$, то такого перекрытия нет (рис. 9.25, б). Поэтому входной импульс с длительностью $t_i > t_0$ можно фиксировать однозначно с помощью элемента И (рис. 9.26, а). Временные диаграммы напряжений на рис. 9.26, б иллюстрируют работу селектора.

Селектор импульсов с длительностью, меньшей заданной ($t_i < t_0$). Если $t_i < t_0$, то исходный (входной) и задержанный импульсы не перекрываются (см. рис. 9.25, б). Поэтому для регистрации входного импульса следует применить элемент «Запрет»;




Рис. 9.25

Рис. 9.26

он будет пропускать импульсы на выход устройств с ос- прет»; он будет пропускать импульсы на выход устройства с ос- новного входа A , когда на запрещающем входе B (после линии задержки) импульса нет.

Однако и при $t_i > t_0$ входной и задержанный импульсы вначале не перекрываются (см. рис. 9.25, а), что вызовет появление ложного сигнала на выходе элемента «Запрет». Во избежание этого следует проверять зацепление с задержанным импульсом лишь среза исходного импульса (в момент t_i на рис. 9.25, б). Для этого селектор (рис. 9.27, а) должен содержать дифференцирующую цепь, ограничитель и инвертор, пропускающий на вход A элемента «Запрет» положительный остроконечный импульс, соответствующий срезу входного импульса.

На рис. 9.27, б, в изображены эпюры напряжений, поясняющие работу устройства.

Заметим, что если элемент «Запрет» не реагирует на отрицательные импульсы на входе A , то ограничитель (рис. 9.27, а) может отсутствовать.

Селектор импульсов с длительностью t_i , находящейся в определенных границах $t_1 - t_2$ ($t_2 > t_i > t_1$). Такой селектор (рис. 9.28, а) должен состоять из двух последовательно соединенных селекторов (см. рис. 9.26, а и 9.27, а), рассмотренных ранее. На выходе первого селектора появляется сигнал, если $t_i > t_1$. Этот сигнал приходит на выход второго селектора только при $t_i < t_2$.

Если длительность входного импульса $t_i < t_1$, то на входах элемента И одновременно импульсов нет; $u_{вых1} = 0$. При $t_i > t_1$ на выходе элемента И появляется импульс ($u_{вых1}$ — рис. 9.28, б), срез которого совпадает по времени со срезом входного импульса. После дифференцирования, ограничения и инвертирования на входе A элемента «Запрет» появляется остроконечный положительный импульс; он проходит на выход, если на запрещающем входе B не успел еще прийти входной импульс, задержанный на время t_2 , т. е. если $t_i < t_2$.




Рис. 9.27

Селектор импульсов заданной длительности ($t_a = t_0$). Интервал времени t_0 получают задерживая входной импульс на это время с помощью линии задержки.

Если $t_a = t_0$, то задний фронт входного импульса совпадает с передним фронтом задержанного импульса (рис. 9.29, а). При $t_a \neq t_0$ названные фронты появляются не одновременно. Чтобы сравнить временные положения указанных фронтов, из каждого дифференцирующим формированием формируют остроконечный импульс; индикатором их совпадения может служить элемент И (рис. 9.29, б). Эпюры напряжений на рис. 9.29, в иллюстрируют работу схемы.

Временные селекторы. Селекторы импульсов по временному положению (временные селекторы) представляют собой устройства, отбирающие те импульсы, которые поступают на них в определенные интервалы времени. Такая селекция обеспечивается сравнением заданной последовательности импульсов со спе-





Рис. 9.28




Рис. 9.29

циальной, состоящей из разрешающих (стробирующих или селективных) импульсов, временное положение которых вполне определено.

Индикатором временного совпадения однополярных импульсов может служить элемент И (рис. 9.30, а). На выходе его появляется импульс, когда «зацепляются» импульсы исследуемой ($u_{\text{вх}}$) и стробирующей ($u_{\text{строб}}$) последовательностей (рис. 9.30, б).




Рис. 9.31

Принцип временной селекции можно использовать для того, чтобы выявить, имеется ли в поступающей на вход импульсной последовательности комбинация из нескольких импульсов с определенными интервалами.

Пусть, например, требуется выявить наличие комбинации из трех импульсов ($u_{вх}$ на рис. 9.31, а) с известными интервалами T_1 и T_2 .

Если импульс 1 задержать на время $T_1 + T_2$, а импульс 2 — на время T_2 , то после этого каждый из них совпадет во времени с импульсом 3. Если трехходовой элемент И (рис. 9.31, б) зарегистрирует такое совпадение, то это будет свидетельствовать о наличии в некоторой последовательности импульсов трехимпульсной комбинации с интервалами T_1 , T_2 . На выходе элемента И импульс отсутствует, если интервалы T_1 , T_2 не равны тем задержкам, которые установлены линиями задержки для выявления искомой кодовой комбинации.

ЗАКЛЮЧЕНИЕ

Авторы рассчитывают, что изучение материалов, изложенных в книге, осмысление принципов построения импульсных и цифровых устройств и принципов их работы, ответы на вопросы, поставленные в конце глав, и решение предложенных задач и примеров будут способствовать приобретению учащимися ряда профессиональных навыков: умения квалифицированно эксплуатировать, налаживать и участвовать в разработке широкого класса импульсных и цифровых устройств.

Кроме того, материал учебника станет надлежащей базой для изучения ряда разделов специальных профилирующих курсов и курса «Вычислительная и микропроцессорная техника».

ПРИЛОЖЕНИЯ

Ниже приведены типы микросхем, используемые в радиолюбительской практике

Приложение 1. Микросхемы транзисторно-транзисторной логики

| Функциональное назначение элементов и их серии | Обозначение |
|---|-------------|
| Четыре двухходовых логических элемента И — НЕ (133, 533, 1533, 1531, K155, KP531, K555) | ЛАЗ |
| Четыре двухходовых логических элемента ИЛИ — НЕ (133, K155, 533, 1531, K555) | ЛЕ1 |
| Шесть логических элементов НЕ (133, K155, 533, 1531, 1533, K555) | ЛН1 |
| Четыре двухходовых логических элемента И (133, K155, 533, 1531, K555) | ЛИ1 |
| Три трехходовых логических элемента И — НЕ (133, K155, 533, 1531, K555) | ЛА4 |
| Три трехходовых логических элемента ЗИ (530, KP531, K555, 533) | ЛИ3 |
| Два триггера Шмитта с логическим элементом на входе (133, K155) | ТЛ1 |
| Шесть триггеров Шмитта с инверторами (133, K155, K555, 533) | ТЛ2 |
| Шесть буферных элементов НЕ (133, K155) | ЛН5 |
| Два четырехходовых логических элемента И — НЕ (533, 1531, 1533, 133, K155, K555) | ЛА1 |
| Два четырехходовых логических элемента И (K555, K533) | ЛИ6 |
| Четыре двухходовых буферных логических элемента ИЛИ — НЕ (133, K155) | ЛЕ5 |
| Логический восемивходовой элемент И — НЕ (133, K155, KP531, 1533, K555) | ЛА2 |
| Четыре двухходовых логических элемента ИЛИ (133, 533, 1531, K155, K555) | ЛЛ1 |
| Четыре двухходовых буферных логических элемента И — НЕ (133, K155, KP531, 533, K555) | ЛА12 |
| Два четырехходовых логических элемента И — НЕ с большим коэффициентом разветвления по выходу (133, K155, 533, K555) | ЛА6 |
| Преобразователь входных цифровых сигналов двоичного кода в сигналы семисегментного кода (133) | ПП4 |
| Два четырехходовых логических расширителя по ИЛИ (133, K155) | ЛД1 |
| Три трехходовых логических элемента ИЛИ — НЕ (K155, K555, 533) | ЛЕ4 |
| JK-триггер с логическими элементами И на входе (133, 134, K155) | ТВ1 |
| Два D-триггера (133, K155, 533, 1533, 1531, K555) | ТМ2 |
| Двойной JK-триггер (134) | ТВ14 |
| Одноразрядный полный сумматор (133, K155) | ИМ1 |
| Четырехразрядный цифровой компаратор (134, KP531, 533, K555) | СП1 |

| Функциональное назначение элементов и их серии | Обозначение |
|--|-------------|
| Четыре двухходовых логических элемента Исключающее ИЛИ (133, K155, 533, 1531, K555) | ЛП5 |
| Двоично-десятичный четырехразрядный счетчик (133, K155, K555) | ИЕ2 |
| Восьмиразрядный сдвигающий регистр (134) | ИР2 |
| Двоичный счетчик (133, K155, 533, K555) | ИЕ5 |
| Четырехразрядный универсальный сдвигающий регистр | ИР1 |
| Два JK-триггера (133, K155, 1531, 1533) | ТВ15 |
| Сдвоенный одноинвертор с повторным запуском (133, K155, 533, K555) | АГ3 |
| Четыре буферных логических элемента с тремя состояниями на выходе (133, K155, 533, K555) | ЛП8 |
| Два дешифратора-демультиплексора (530, 1531) | ИД14 |
| Селектор-мультиплексор на 16 каналов со стробированием (133, K155) | КП1 |
| Селектор-мультиплексор на восемь каналов со стробированием (133, K155, 533, 1531, K555) | КП7 |
| Двоичный четырехразрядный счетчик (K555, KP531) | ИЕ10 |
| Восьмиразрядный последовательный сдвигающий регистр с параллельным выходом (134, 533, KM555) | ИР8 |
| Восьмиразрядный регистр сдвига с параллельным вводом информации (K555, 533) | ИР9 |
| Синхронный четырехразрядный декадный реверсивный счетчик (530, KP531) | ИЕ16 |
| Четырехразрядный регистр с тремя состояниями на выходе (K155, 533, K555) | ИР15 |
| Двоично-десятичный реверсивный счетчик (133, K155, 533, K555) | ИЕ6 |
| Четырехразрядный универсальный регистр сдвига (KP531, KM555, KP1531, 1533) | ИР11 |
| Сдвоенный моностабильный мультивибратор с триггером Шмитта на выходе (533, K555) | АГ4 |
| Двухканальный восьмиразрядный формирователь с тремя состояниями на выходе (530, K555, 1531) | АП3 |
| Дешифратор двоично-десятичного кода в семисегментный код (K555, 533, KM555) | ИД18 |
| Восьмивходовой селектор-мультиплексор с тремя состояниями на выходе (KP531, K555, 533) | КП15 |
| Восьмиразрядный регистр с установкой в ноль (K555, 533) | ИР35 |
| Четыре RS-триггера-защелки (K555, 531, 1533) | ТР12 |
| Два четырехходовых логических элемента И — НЕ с тремя состояниями на выходе (530, KP531) | ЛА17 |
| Восьмивходовой расширитель по ИЛИ (133, K155) | ЛД3 |
| Три трехходовых логических элемента И — НЕ с открытым коллектором (133, K155, 533, K555) | ЛА10 |
| Два четырехходовых логических элементов И — НЕ с открытым коллекторным выходом и повышенной нагрузочной способностью (133, K155, KP531, K555, 533) | ЛА7 |
| Делитель частоты с переменным коэффициентом деления (133, K155) | ИЕ8 |
| Сдвоенный JK-триггер с установкой в 1, общей установкой в 0 (530, KP531) | ТВ11 |
| Одновибратор с логическим элементом на входе (133, K155) | АГ1 |

Приложение 2. Микросхемы на КМОП-логике

| Функциональное назначение элементов и их серии | Обозначение |
|---|-------------|
| Четыре двухвходовых логических элемента ИЛИ — НЕ (К561, 564, КР1561) | ЛЕ5 |
| Два четырехходовых логических элемента ИЛИ — НЕ (К561, 564, КР1561) | ЛЕ6 |
| Последовательный регистр сдвига (564) | ИР1 |
| Четыре двухвходовых логических элемента И — НЕ (К561, 564) | ЛА7 |
| Два четырехходовых логических элемента И — НЕ (К561, 564) | ЛА8 |
| Два D-триггера с установкой в 0 и 1 (К561, 564) | ТМ2 |
| Сдвоенный четырехразрядный статический регистр сдвига (К561, 564) | ИР2 |
| Десятичный счетчик с дешифратором (К561) | ИЕ8 |
| Счетчик-делитель на восемь (К561, 564) | ИЕ1 |
| Четырнадцатиразрядный двоичный счетчик-делитель (К561) | ИЕ16 |
| Три трехходовых логических элемента ИЛИ — НЕ (К561, 564, КР1561) | ЛЕ10 |
| Два JK-триггера (К561, 564, КР1561) | ТВ1 |
| Дешифратор 4 × 10 (К561, 564) | ИД1 |
| Двоичный (двоично-десятичный) четырехразрядный реверсивный счетчик с предварительной установкой (564) | ИЕ14 |
| Четыре логических элемента Исключающее ИЛИ (К561, 564) | ЛП2 |
| Восьмиразрядный регистр сдвига (К561, 564) | ИР6 |
| Четырехразрядный последовательно-параллельный регистр (К561, 564) | ИР9 |
| Четыре RS-триггера (К561, 564) | ТР2 |
| Шесть логических элементов НЕ (К561, 564) | ЛН2 |
| Восьмиканальный мультиплексор (К561, 564, КР1561) | КП2 |
| Четыре двухходовых логических элемента И (КР1561) | ЛИ2 |
| Четыре триггера Шmittа с входной логикой (КР1561, К561, 564) | ТЛ1 |
| Два двухходовых логических элемента И — НЕ (564) | ЛА10 |
| Восьмиразрядный преобразователь последовательного кода в параллельный (КР1561) | ПР1 |
| Четырехразрядный двоичный реверсивный счетчик (К561, 564) | ИЕ11 |
| Два четырехразрядных счетчика (К561, 564, КР1561) | ИЕ10 |
| Восьмивходовый логический элемент И — НЕ (1564) | ЛА2 |
| Три трехходовых логических элемента И (1564) | ЛИЗ |
| Двоично-десятичный реверсивный счетчик (1564) | ИЕ6 |
| Преобразователь двоичного кода в семисегментный код (564) | ИК2 |
| Многоцелевой регистр 4 × 4 бит (К561, 564) | ИР12 |
| Двенадцатиразрядный разрядный регистр последовательного приближения (564) | ИР13 |
| Четырехразрядный синхронный двоичный счетчик (1564) | ИЕ7 |
| Два четырехходовых логических элемента И — НЕ (1564) | ЛА1 |

ЛИТЕРАТУРА

1. Алексенко А. Г., Шагурик И. И. Микросхемотехника. — М.: Радио и связь, 1982. — 416 с.
2. Алексенко А. Г., Коломбет Е. А., Стародуб Г. И. Применение прецизионных аналоговых микросхем. — М.: Радио и связь, 1985. — 304 с.
3. Варшавер Б. А. Расчет и проектирование импульсных усилителей. — М.: Высшая школа, 1975. — 243 с.
4. Гольденберг Г. М. Импульсные устройства. — М.: Радио и связь, 1981. — 224 с.
5. Зельдин Е. А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. — Л.: Энергоатомиздат, 1986. — 280 с.
6. Калабеков Б. А., Мамзелев И. А. Цифровые устройства и микропроцессорные системы. — М.: Радио и связь, 1987. — 400 с.
7. Шило В. Л. Популярные цифровые микросхемы. — М.: Радио и связь, 1987. — 357 с.
8. Яковлев В. Н. Микроэлектронные генераторы импульсов. — Киев: Техника, 1982. — 208 с.
9. Якубовский С. В., Ниссельсон Л. И., Кулешова В. И. и др. Аналоговые и цифровые интегральные схемы. — М.: Радио и связь, 1989. — 496 с.
10. Справочник по интегральным микросхемам /Под ред. Б. В. Тарабрина. — М.: Энергия, 1983. — 528 с.
11. Ябловский Ф. М., Тронцкий Ю. В. Средства отображения информации. — М.: Высшая школа, 1985. — 200 с.

ОГЛАВЛЕНИЕ

| | |
|---|------------|
| Предисловие | 3 |
| Введение | 5 |
| Глава 1. Сигналы импульсных и цифровых устройств | 8 |
| § 1.1. Общие сведения | 8 |
| § 1.2. Сигналы импульсных устройств | 9 |
| § 1.3. Сигналы цифровых устройств | 21 |
| Контрольные вопросы и упражнения | 37 |
| Глава 2. Импульсные усилители и ключи | 39 |
| § 2.1. Общие сведения | 39 |
| § 2.2. Статический режим транзисторного усилителя | 40 |
| § 2.3. Некорректированный транзисторный усилитель | 45 |
| § 2.4. Корректированный транзисторный усилитель | 52 |
| § 2.5. Эмиттерный повторитель | 59 |
| § 2.6. Интегральные усилители | 64 |
| § 2.7. Транзисторные ключи | 68 |
| Контрольные вопросы и упражнения | 81 |
| Глава 3. Элементная база импульсных и цифровых устройств | 83 |
| § 3.1. Общие сведения | 83 |
| § 3.2. Операционные усилители | 84 |
| § 3.3. Аналоговые компараторы | 100 |
| § 3.4. Простейшие логические элементы ИЛИ, И, НЕ | 105 |
| § 3.5. Логические элементы И—НЕ, ИЛИ—НЕ | 106 |
| § 3.6. Параметры логических элементов | 114 |
| § 3.7. Реализация логических функций в разных базисах | 118 |
| Контрольные вопросы и упражнения | 120 |
| Глава 4. Формирователи импульсов | 122 |
| § 4.1. Общие сведения | 122 |
| § 4.2. Дифференцирующие цепи | 123 |
| § 4.3. Интегрирующие цепи | 131 |
| § 4.4. Интеграторы и дифференциаторы на микросхемах операционных усилителей | 135 |
| § 4.5. Диодные ограничители амплитуды | 138 |
| § 4.6. Транзисторный усилитель-ограничитель | 146 |
| § 4.7. Ограничители на микросхемах операционных усилителей | 148 |
| § 4.8. Формирователь импульсов с контуром ударного возбуждения | 150 |
| § 4.9. Формирующие линии | 153 |
| § 4.10. Формирователи импульсов на логических элементах | 157 |
| Контрольные вопросы и упражнения | 161 |
| Глава 5. Генераторы прямоугольных импульсов | 163 |
| § 5.1. Общие сведения | 163 |
| § 5.2. Транзисторные мультивибраторы | 164 |
| § 5.3. Интегральные мультивибраторы | 177 |
| § 5.4. Мультивибраторы на логических элементах | 179 |

| | |
|---|------------|
| § 5.5. Мультивибраторы на микросхемах операционных усилителей | 183 |
| § 5.6. Транзисторные блокинг-генераторы | 187 |
| § 5.7. Блокинг-генераторы на интегральных микросхемах | 195 |
| Контрольные вопросы и упражнения | 195 |
| Глава 6. Генераторы шилообразных импульса | 197 |
| § 6.1. Общие сведения | 197 |
| § 6.2. Генераторы линейно изменяющегося напряжения | 198 |
| § 6.3. Генераторы линейно изменяющегося тока | 210 |
| Контрольные вопросы и упражнения | 212 |
| Глава 7. Триггеры | 214 |
| § 7.1. Общие сведения | 214 |
| § 7.2. Транзисторные триггеры | 215 |
| § 7.3. Интегральные триггеры | 227 |
| Контрольные вопросы и упражнения | 238 |
| Глава 8. Функциональные узлы цифровых и импульсных устройств | 240 |
| § 8.1. Общие сведения | 240 |
| § 8.2. Счетчики | 241 |
| § 8.3. Регистры | 256 |
| § 8.4. Дешифраторы и шифраторы | 260 |
| § 8.5. Коммутаторы | 266 |
| § 8.6. Цифровой компаратор | 271 |
| § 8.7. Сумматоры | 275 |
| § 8.8. Цифроаналоговые и аналого-цифровые преобразователи | 284 |
| § 8.9. Полупроводниковые запоминающие устройства | 295 |
| § 8.10. Программируемая логическая матрица | 306 |
| § 8.11. Таймеры | 307 |
| Контрольные вопросы и упражнения | 309 |
| Глава 9. Цифровые и импульсные устройства | 311 |
| § 9.1. Общие сведения | 311 |
| § 9.2. Преобразователи кодов | 311 |
| § 9.3. Цифровая индикация | 316 |
| § 9.4. Электронные часы | 318 |
| § 9.5. Цифровой вольтметр | 320 |
| § 9.6. Устройство сбора и отображения информации | 322 |
| § 9.7. Электронный кодовый замок | 325 |
| § 9.8. Устройство для умножения кодов | 327 |
| § 9.9. Формирователь пачек импульсов | 328 |
| § 9.10. Запоминающее устройство микропроцессорной системы | 329 |
| § 9.11. Преобразователи напряжение — частота | 331 |
| § 9.12. Символьный дисплей | 333 |
| § 9.13. Селекторы импульсов | 338 |
| Заключение | 345 |
| Приложения | 346 |
| Литература | 349 |